CMOS
MT9080B
SMX - 开关矩阵模块
特点
16位宽数据总线I / O
16位地址总线
微处理器接口
2048 ×16位宽度的存储器SRAM
接口与Mitel的MT9085B形成较大
开关有丝分裂
可变时钟和帧速率
DS5140
第4期
1999年3月
订购信息
MT9080BP
84引脚PLCC
-40 ° C至70℃
描述
该MT9080B是一个灵活的内存模块适用
用作结构的基本构建块
定制数字交换矩阵。它可以是
CON组fi gured无论是作为数据存储器或连接
内存，并设计了敏迪的接口
MT9085B 。接口设备是通过16位宽的
数据和地址总线。该MT9080B可以
操作与可变时钟速率高达16.7兆赫。
应用
中小数字交换矩阵
电话设备 - 程控交换机，局端设备，
数字交叉连接，数字本地环路
数据通信设备 - 接入集中器，
LAN / WAN网关
D0i/D15i
16
16
2048 x 16
16
地址
MUX
11
11位
计数器
WR
启用
预充电
STATIC
内存
16
D0o/
D15o
A0-A15
CRC
CD
控制界面
计数器
RESET
ME
FP
CK
ODE DS
CS R / W
Mx
My
Mz
DTA
图1 - 功能框图
2-101
MT9080B
CMOS
D15o
D14o
D13o
D12o
D11o
D10o
VDD
VSS
VSS
VSS
VSS
D9o
76
10
84
82
80
D8i
D9i
D10i
D11i
VSS
D12i
D13i
D14i
D15i
VSS
CK
VDD
VSS
IC
IC
FP
CS
DS
读/写
DTA
NC
78
8
6
4
2
D8o
D7i
D6i
D5i
D4i
D3i
D2i
D1i
D0i
12
14
16
18
20
22
24
26
28
30
74
72
70
68
66
VSS
D7o
D6o
D5o
D4o
VSS
D3o
D2o
D1o
D0o
VSS
VDD
CD
A15
A14
A13
A12
A11
A10
A9
A8
84引脚PLCC
64
62
60
58
56
46
48
34
36
38
40
42
44
50
32
52
A5
54
VSS
VDD
VSS
NC
NC
ODE
ME
NC
IC
IC
A0
A1
A2
A3
A4
A6
Mx
My
图2 - 引脚连接
引脚说明
针＃
1
2-5
名字
V
SS
D0i-D3i
地面上。
输入/微创数据总线。
这是一个16位数据总线的一部分。数据总线是双向的
连接，其中它通常接口到微处理器存储器模式。在所有其他
模式时数据总线是一个输入。通过该装置进行切换的数据在这个时钟在
端口。
地面上。
输入/微创数据总线。
见说明上述引脚2-5 。
地面上。
描述
6
7-10
11
12-15
16
17-20
21
22
23
24
25,26
27
V
SS
D4i-D7i
V
SS
V
SS
V
SS
CK
V
DD
V
SS
IC
FP
D8i - D11i输入/微创数据总线。
见说明上述引脚2-5 。
地面上。
见说明上述引脚2-5 。
D12i ， D15i输入/微创数据总线。
地面上。
时钟。
主时钟输入端，用于将时钟数据移入和移出器件。它还时钟
内部11位计数器。
+ 5V电源输入。
地面上。
内部连接。
应该连接到V
SS
以进行正常操作。
帧脉冲。
低电平有效的信号，作为同步明确为内部11位
专柜除了移位寄存器的所有模式。计数器清零的上升沿
CK 。在移位寄存器模式， FP用来调整通道的边界。
2-102
Mz
A7
CMOS
引脚说明
针＃
28
名字
CS
描述
MT9080B
片选。
低电平有效输入。选择设备的连接微创内存访问，
数据存储器，外部和移位寄存器模式。绑CS高将禁用输出数据
驱动程序（ D0 - D15o ）除了连接内存和移位寄存器模式，所有模式。
数据选通。
低电平有效输入。指示对SMX有效数据存在于
在写操作，或在读操作中的SMX必须输出数据微创数据总线
操作。
在连接存储器模式，低电平被施加到该输入端在写入操作指示
到SMX有效数据存在于微创数据总线上。在读操作期间的
将低信号指示的SMX ，它必须在微创数据总线上输出数据。
在数据存储器和外部模式下，当DS为高电平时，输出数据总线D0o - D15o将
禁用。所述输入数据总线D0i - D15i不受影响。
在DS输入对的输入和输出总线没有影响的计数器或移位寄存器
模式。
读/写使能。
数据从它时，它被写入设备，当R / W为低和读
高。这种控制输入的数据存储器和移位寄存器模式禁用。它应该是
连接到V
SS
或V
DD
在这些模式。在计数器和外部模式， R / W引脚的状态是
主频在CK的上升沿。实际读或写操作将被执行
在下一个时钟上升沿。
数据传输应答。
开漏输出被拉低承认
微创数据传输的完成。在SMX的读， DTA低表明SMX
已经把数据总线上的有效数据。在写， DTA低表明SMX有
完成锁存的数据。
无连接。
地面上。
无连接。
输出数据使能。
控制输入端，使输出的数据总线。拉此输入低
将放置在数据总线处于高阻抗状态。此引脚上的电平由上升锁存
CK的边缘。输出驱动器将被使能或在接下来的禁止带的上升沿
时隙（参照图24为在不同的模式下适用的时序）。
消息启用。
当拉高地址总线上锁存数据同步输出
D0o - D15o 。当ME接低电平，被寻址的存储单元中的内容会
输出总线上。该引脚上的电平被锁存与时钟的上升沿。该
实际的模式改变的是，在下一时隙的上升沿来实现。参见图
25和26的详细时间信息。
模式X.
之一的三个输入端，其允许不同的操作模式为的选择
装置。参照表1对各种模式的描述。
模式Y.
见说明引脚37 。
模式Z.
见说明引脚37 。
无连接。
内部连接。
悬空的正常运行。
地面上。
电源电压。 + 5V 。
无连接。
29
DS
30
读/写
31
DTA
32
33
34
35
NC
V
SS
NC
ODE
36
ME
37
38
39
40
41, 42
43
44
45
Mx
My
Mz
NC
IC
V
SS
V
DD
NC
2-103
MT9080B
引脚说明
针＃
46-61
名字
A0-A15
CMOS
描述
地址总线。
这些输入有三个不同的功能。输入A0 -A10用于
处理过程中读取或写入操作的内部存储单元中除移的所有模式
注册模式。在移位寄存器模式下，水平锁定在A0- A10方案的延迟
通过该装置。当ME引脚连接到高电平，在A0 A15中锁存的数据被计时
出到数据总线（ D0o - D15o ） 。
变化来检测。
开路漏极输出被拉低时，在存储器中的变化
从一帧到下一帧的内容是通过一个循环冗余校验（CRC）检测到。
改变存储器的内容从微处理器产生的访问不会导致CD去
低。的输出被复位到它的正常高阻抗状态时，所述的DS输入选通，
同时该设备已经被选择（ CS为低）。
电源电压。 + 5V 。
地面上。
62
CD
63
64
65-68
V
DD
V
SS
D0o - D3O输出数据总线。
这三种状态的输出是其用于一个16位数据总线的一部分
从设备时钟输出的数据。数据时钟输出的时钟的上升沿。看
图24至26的定时信息。公交车正在积极推动在ODE绑高。这是
当ODE接低电平禁用。绑CS高也将禁止输出数据总线中的所有
除了连接存储模式和移位寄存器模式。
V
SS
V
SS
V
SS
地面上。
69
70-73
74
D4o - D7o输出数据总线。
见说明引脚65-68 。
地面上。
75-78 D8o - D11o输出数据总线。
见说明引脚65-68 。
79
80-83
84
地面上。
D12o - D15输出数据总线。
见说明引脚65-68 。
o
V
DD
电源电压。 + 5V 。
2-104
CMOS
功能说明
在SMX是一个灵活的内存模块适用于
在时隙交换的建设使用
电路中的PCM语音或数据交换机使用。该
设备可以是CON连接gured作为数据存储器或
连接内存。
对SMX具有独立的16位输入和输出数据
总线。一个16位地址总线和全
还提供微处理器接口。
数据移入和移出器件用的
信号施加在CK （时钟）输入。根据
的操作模式，对于该存储器位置
读或写操作可被寻址
顺序地由内部计数器或随机地通过
外部地址总线。消息传递子模式，
这允许在地址总线上被锁存在数据
到所述输出数据总线要被复用，也
可用（看我脚的描述） 。
对SMX通过确保所存储的数据的完整性
上一个执行循环冗余校验（CRC）
每帧的基础。当在存储器中的变化
内容从一帧检测到下一个，则
变化检测（ CD ）引脚被拉低。将输出
复位到正常高阻抗状态，当DS
输入选通，而CS为低（即，当设备
已被选择为微处理器访问）。该
CD输出也不会拉低当内存
内容已被处理器访问了莫迪网络版
到设备。
操作模式
对SMX可以编程中的一个进行操作
八种模式总结在表1中不同的
模式用于实现特定连接c开关
实现。例如，为了实现一个1024
通道交换机，两个SMXs是必需的。一个是
在数据存储器模式中操作，而第二个是
在连接存储模式下运行。 2048渠道
交换机可以使用三个SMXs来实现。两个
设备被操作，可选地，在计数器和
外部模式下，第三用作连接
内存。
A
详细
描述
of
该
实现呈现在应用程序
本数据手册的部分。该装置的概要
在每个模式中的功能介绍如下。
模式
1
2
3
4
5
6
7
8
M
X
0
0
0
0
1
1
1
1
M
Y
0
0
1
1
0
0
1
1
M
Z
0
1
0
1
0
1
0
1
名字
数据存储器 - 1
数据存储器 - 2
连接内存 - 1
连接内存 - 2
计数器模式
外部模式
移位寄存器模式
数据存储器 - 3
缩写。
DM-1
DM-2
CM-1
CM-2
CNT
EXT
SR
DM-3
MT9080B
数据存储模式1
数据记忆模式- 1被设计为在使用
建设一个1024通道开关矩阵。数据
在D0 -D15输入总线的时钟到SMX和
存储在由内部寻址的存储器位置
11位计数器。数据逐个从根据
地址断言地址总线上。引脚
该装置在该模式下的CON组fi guration示
在图3中
CK
数据
输入
16
FP
数据
产量
D0
i
-D15
i
D0
o
-D15
o
16
CS
DS
CD
DTA
模式
A0-A15
ME
ODE
Y
Z
从控制接口
图3 - 数据存储器模式1和2引脚
用于读取和写入操作的时序
图4.每个时钟的第一个科幻插图的一半
周期用于预充电的内部总线。数据
被锁定在所述设备的和脱离的上升沿
CK时钟。该装置在此正确操作
模式需要在一个单一的帧2048个时钟周期
德网络连接的帧脉冲定义。因此，对于
64 kbit / s的PCM语音信道的切换时，时钟
频率必须为16.384兆比特/秒的帧速率
8千赫。
在地址总线上提供的地址被锁
在同一个信道的网络连接第一个时钟上升沿
时隙。该存储器位置的内容
寻址将同步输出D0 - D15o与
网络连接下一个时隙第一个时钟上升沿（见
科幻gure 4 ） 。
在数据存储模式1 ，通过延迟
开关依赖于信道的时隙数
之间的输入信道和输出信道。如果
在输入信道之间的时间差
输出信道是小于两个通道，数据
发送到器件中的当前帧将
同步输出在下一帧中。如果该差
大于或等于两个信道，数据将
同步输出在同一帧中。
这个概念是
在图5中进一步说明。
2-105
表1.操作模式SMX
CMOS
MT9080B
SMX - 开关矩阵模块
特点
16位宽数据总线I / O
16位地址总线
微处理器接口
2048 ×16位宽度的存储器SRAM
接口与Mitel的MT9085B形成较大
开关有丝分裂
可变时钟和帧速率
DS5140
第4期
1999年3月
订购信息
MT9080BP
84引脚PLCC
-40 ° C至70℃
描述
该MT9080B是一个灵活的内存模块适用
用作结构的基本构建块
定制数字交换矩阵。它可以是
CON组fi gured无论是作为数据存储器或连接
内存，并设计了敏迪的接口
MT9085B 。接口设备是通过16位宽的
数据和地址总线。该MT9080B可以
操作与可变时钟速率高达16.7兆赫。
应用
中小数字交换矩阵
电话设备 - 程控交换机，局端设备，
数字交叉连接，数字本地环路
数据通信设备 - 接入集中器，
LAN / WAN网关
D0i/D15i
16
16
2048 x 16
16
地址
MUX
11
11位
计数器
WR
启用
预充电
STATIC
内存
16
D0o/
D15o
A0-A15
CRC
CD
控制界面
计数器
RESET
ME
FP
CK
ODE DS
CS R / W
Mx
My
Mz
DTA
图1 - 功能框图
2-101
MT9080B
CMOS
D15o
D14o
D13o
D12o
D11o
D10o
VDD
VSS
VSS
VSS
VSS
D9o
76
10
84
82
80
D8i
D9i
D10i
D11i
VSS
D12i
D13i
D14i
D15i
VSS
CK
VDD
VSS
IC
IC
FP
CS
DS
读/写
DTA
NC
78
8
6
4
2
D8o
D7i
D6i
D5i
D4i
D3i
D2i
D1i
D0i
12
14
16
18
20
22
24
26
28
30
74
72
70
68
66
VSS
D7o
D6o
D5o
D4o
VSS
D3o
D2o
D1o
D0o
VSS
VDD
CD
A15
A14
A13
A12
A11
A10
A9
A8
84引脚PLCC
64
62
60
58
56
46
48
34
36
38
40
42
44
50
32
52
A5
54
VSS
VDD
VSS
NC
NC
ODE
ME
NC
IC
IC
A0
A1
A2
A3
A4
A6
Mx
My
图2 - 引脚连接
引脚说明
针＃
1
2-5
名字
V
SS
D0i-D3i
地面上。
输入/微创数据总线。
这是一个16位数据总线的一部分。数据总线是双向的
连接，其中它通常接口到微处理器存储器模式。在所有其他
模式时数据总线是一个输入。通过该装置进行切换的数据在这个时钟在
端口。
地面上。
输入/微创数据总线。
见说明上述引脚2-5 。
地面上。
描述
6
7-10
11
12-15
16
17-20
21
22
23
24
25,26
27
V
SS
D4i-D7i
V
SS
V
SS
V
SS
CK
V
DD
V
SS
IC
FP
D8i - D11i输入/微创数据总线。
见说明上述引脚2-5 。
地面上。
见说明上述引脚2-5 。
D12i ， D15i输入/微创数据总线。
地面上。
时钟。
主时钟输入端，用于将时钟数据移入和移出器件。它还时钟
内部11位计数器。
+ 5V电源输入。
地面上。
内部连接。
应该连接到V
SS
以进行正常操作。
帧脉冲。
低电平有效的信号，作为同步明确为内部11位
专柜除了移位寄存器的所有模式。计数器清零的上升沿
CK 。在移位寄存器模式， FP用来调整通道的边界。
2-102
Mz
A7
CMOS
引脚说明
针＃
28
名字
CS
描述
MT9080B
片选。
低电平有效输入。选择设备的连接微创内存访问，
数据存储器，外部和移位寄存器模式。绑CS高将禁用输出数据
驱动程序（ D0 - D15o ）除了连接内存和移位寄存器模式，所有模式。
数据选通。
低电平有效输入。指示对SMX有效数据存在于
在写操作，或在读操作中的SMX必须输出数据微创数据总线
操作。
在连接存储器模式，低电平被施加到该输入端在写入操作指示
到SMX有效数据存在于微创数据总线上。在读操作期间的
将低信号指示的SMX ，它必须在微创数据总线上输出数据。
在数据存储器和外部模式下，当DS为高电平时，输出数据总线D0o - D15o将
禁用。所述输入数据总线D0i - D15i不受影响。
在DS输入对的输入和输出总线没有影响的计数器或移位寄存器
模式。
读/写使能。
数据从它时，它被写入设备，当R / W为低和读
高。这种控制输入的数据存储器和移位寄存器模式禁用。它应该是
连接到V
SS
或V
DD
在这些模式。在计数器和外部模式， R / W引脚的状态是
主频在CK的上升沿。实际读或写操作将被执行
在下一个时钟上升沿。
数据传输应答。
开漏输出被拉低承认
微创数据传输的完成。在SMX的读， DTA低表明SMX
已经把数据总线上的有效数据。在写， DTA低表明SMX有
完成锁存的数据。
无连接。
地面上。
无连接。
输出数据使能。
控制输入端，使输出的数据总线。拉此输入低
将放置在数据总线处于高阻抗状态。此引脚上的电平由上升锁存
CK的边缘。输出驱动器将被使能或在接下来的禁止带的上升沿
时隙（参照图24为在不同的模式下适用的时序）。
消息启用。
当拉高地址总线上锁存数据同步输出
D0o - D15o 。当ME接低电平，被寻址的存储单元中的内容会
输出总线上。该引脚上的电平被锁存与时钟的上升沿。该
实际的模式改变的是，在下一时隙的上升沿来实现。参见图
25和26的详细时间信息。
模式X.
之一的三个输入端，其允许不同的操作模式为的选择
装置。参照表1对各种模式的描述。
模式Y.
见说明引脚37 。
模式Z.
见说明引脚37 。
无连接。
内部连接。
悬空的正常运行。
地面上。
电源电压。 + 5V 。
无连接。
29
DS
30
读/写
31
DTA
32
33
34
35
NC
V
SS
NC
ODE
36
ME
37
38
39
40
41, 42
43
44
45
Mx
My
Mz
NC
IC
V
SS
V
DD
NC
2-103
MT9080B
引脚说明
针＃
46-61
名字
A0-A15
CMOS
描述
地址总线。
这些输入有三个不同的功能。输入A0 -A10用于
处理过程中读取或写入操作的内部存储单元中除移的所有模式
注册模式。在移位寄存器模式下，水平锁定在A0- A10方案的延迟
通过该装置。当ME引脚连接到高电平，在A0 A15中锁存的数据被计时
出到数据总线（ D0o - D15o ） 。
变化来检测。
开路漏极输出被拉低时，在存储器中的变化
从一帧到下一帧的内容是通过一个循环冗余校验（CRC）检测到。
改变存储器的内容从微处理器产生的访问不会导致CD去
低。的输出被复位到它的正常高阻抗状态时，所述的DS输入选通，
同时该设备已经被选择（ CS为低）。
电源电压。 + 5V 。
地面上。
62
CD
63
64
65-68
V
DD
V
SS
D0o - D3O输出数据总线。
这三种状态的输出是其用于一个16位数据总线的一部分
从设备时钟输出的数据。数据时钟输出的时钟的上升沿。看
图24至26的定时信息。公交车正在积极推动在ODE绑高。这是
当ODE接低电平禁用。绑CS高也将禁止输出数据总线中的所有
除了连接存储模式和移位寄存器模式。
V
SS
V
SS
V
SS
地面上。
69
70-73
74
D4o - D7o输出数据总线。
见说明引脚65-68 。
地面上。
75-78 D8o - D11o输出数据总线。
见说明引脚65-68 。
79
80-83
84
地面上。
D12o - D15输出数据总线。
见说明引脚65-68 。
o
V
DD
电源电压。 + 5V 。
2-104
CMOS
功能说明
在SMX是一个灵活的内存模块适用于
在时隙交换的建设使用
电路中的PCM语音或数据交换机使用。该
设备可以是CON连接gured作为数据存储器或
连接内存。
对SMX具有独立的16位输入和输出数据
总线。一个16位地址总线和全
还提供微处理器接口。
数据移入和移出器件用的
信号施加在CK （时钟）输入。根据
的操作模式，对于该存储器位置
读或写操作可被寻址
顺序地由内部计数器或随机地通过
外部地址总线。消息传递子模式，
这允许在地址总线上被锁存在数据
到所述输出数据总线要被复用，也
可用（看我脚的描述） 。
对SMX通过确保所存储的数据的完整性
上一个执行循环冗余校验（CRC）
每帧的基础。当在存储器中的变化
内容从一帧检测到下一个，则
变化检测（ CD ）引脚被拉低。将输出
复位到正常高阻抗状态，当DS
输入选通，而CS为低（即，当设备
已被选择为微处理器访问）。该
CD输出也不会拉低当内存
内容已被处理器访问了莫迪网络版
到设备。
操作模式
对SMX可以编程中的一个进行操作
八种模式总结在表1中不同的
模式用于实现特定连接c开关
实现。例如，为了实现一个1024
通道交换机，两个SMXs是必需的。一个是
在数据存储器模式中操作，而第二个是
在连接存储模式下运行。 2048渠道
交换机可以使用三个SMXs来实现。两个
设备被操作，可选地，在计数器和
外部模式下，第三用作连接
内存。
A
详细
描述
of
该
实现呈现在应用程序
本数据手册的部分。该装置的概要
在每个模式中的功能介绍如下。
模式
1
2
3
4
5
6
7
8
M
X
0
0
0
0
1
1
1
1
M
Y
0
0
1
1
0
0
1
1
M
Z
0
1
0
1
0
1
0
1
名字
数据存储器 - 1
数据存储器 - 2
连接内存 - 1
连接内存 - 2
计数器模式
外部模式
移位寄存器模式
数据存储器 - 3
缩写。
DM-1
DM-2
CM-1
CM-2
CNT
EXT
SR
DM-3
MT9080B
数据存储模式1
数据记忆模式- 1被设计为在使用
建设一个1024通道开关矩阵。数据
在D0 -D15输入总线的时钟到SMX和
存储在由内部寻址的存储器位置
11位计数器。数据逐个从根据
地址断言地址总线上。引脚
该装置在该模式下的CON组fi guration示
在图3中
CK
数据
输入
16
FP
数据
产量
D0
i
-D15
i
D0
o
-D15
o
16
CS
DS
CD
DTA
模式
A0-A15
ME
ODE
Y
Z
从控制接口
图3 - 数据存储器模式1和2引脚
用于读取和写入操作的时序
图4.每个时钟的第一个科幻插图的一半
周期用于预充电的内部总线。数据
被锁定在所述设备的和脱离的上升沿
CK时钟。该装置在此正确操作
模式需要在一个单一的帧2048个时钟周期
德网络连接的帧脉冲定义。因此，对于
64 kbit / s的PCM语音信道的切换时，时钟
频率必须为16.384兆比特/秒的帧速率
8千赫。
在地址总线上提供的地址被锁
在同一个信道的网络连接第一个时钟上升沿
时隙。该存储器位置的内容
寻址将同步输出D0 - D15o与
网络连接下一个时隙第一个时钟上升沿（见
科幻gure 4 ） 。
在数据存储模式1 ，通过延迟
开关依赖于信道的时隙数
之间的输入信道和输出信道。如果
在输入信道之间的时间差
输出信道是小于两个通道，数据
发送到器件中的当前帧将
同步输出在下一帧中。如果该差
大于或等于两个信道，数据将
同步输出在同一帧中。
这个概念是
在图5中进一步说明。
2-105
表1.操作模式SMX
QQ：2881677436 复制
