【MT9075BE1单芯片收发器数据表特点结合PCM 30成帧器，线路接口单元（ LIU），并在一个6】,IC型号MT9075BL1,MT9075BL1 PDF资料,MT9075BL1经销商,ic,电子元器件-51电子网

MT9075B

E1单芯片收发器

数据表

特点

结合PCM 30成帧器，线路接口单元

（ LIU），并在一个68脚PLCC或100的链路控制器

引脚MQFP封装

可选可选比特率数据链路接入

位HDLC控制器（ HDLC0 ）和信道16

HDLC控制器（ HDLC1 ）

为20dB ，LIU动态范围

增强的性能监控和

可编程的错误插入功能

低抖动锁相环时钟发生器

在同步或自由运行模式下运行

两帧的接收与控制的弹性缓冲

滑移方向指示

可选择发送或接收抖动衰减器

Intel或Motorola非复用的并行

微处理器接口

CRC- 4更新算法中间路径

基于消息的数据链路的应用程序的分

ST -BUS / GCI 2.048 Mbit / s的背板总线为

数据和信令

订购信息

MT9075BPR

68引脚PLCC

MT9075BL

100针MQFP

MT9075BP

68引脚PLCC

MT9075BPR1 68引脚PLCC *

MT9075BP1

68引脚PLCC *

MT9075BL1

100引脚MQFP *

*无铅雾锡

-40 ° C至+ 85°C

磁带&卷轴

托盘

管

磁带&卷轴

管

托盘

2005年8月

应用

E1 /插复用器和银行渠道

CO和PBX设备接口

一次群速率ISDN节点

数字交叉连接系统（ DCS）的

TXDL TxDLCLK

TxMF

TAIS

DSTI

CSTI

TDI

TDO

TMS

TCLK

TRST

INT / MOT

IRQ

D7~D0

AC4

~AC0

读/写

DS / RD

DSTO

集体安全条约组织

IEEE

1149.1

ST- BUS

接口

传输帧，错误和

测试信号生成

脉冲

发电机

LINE

司机

TTIP

特林

环

国

比特缓冲器

数据链路，

HDLC0,

HDLC1

抖动衰减器

&时钟控制

CAS

卜FF器

环

ST环

PL环

微处理器

接口

BL / FR

BS / LS

OSC1

OSC2

RX均衡器

&数据分割

时钟，数据

恢复

DG环

RTIP

RRING

ST- BUS

接口

接收帧，性能监控，

报警检测， 2帧滑动缓冲

RxDLCLK RxDL

RxMF

LOS

RxFP/Rx64kCK

E2o F0B C4b的

图1 - 功能框图

卓联半导体公司

卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。

MT9075B

描述

数据表

该MT9075B是它集成了一个先进的PCM 30成帧器与线路接口单元（ LIU）的单芯片器件。

成帧器接口为2.048 Mbit / s的背板，并提供可选的HDLC可选速率的数据链路接入

控制器局长

位和16频道的刘接口成帧器功能为PCM 30变压器隔离

四线线。

该MT9075B满足或支持最新的ITU-T建议G.703包括， G.704 ， G.706 ， G.732 ， G.775 ，

G.796 ， G.823用于PCM 30 ，和I.431为ISDN基本速率。这也符合或支持ETSI ETS 300 011 ， ETS 300

166和ETS 300 233和BS 6450 。

卓联半导体公司

MT9075B

数据表

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TxDLCK

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

LOS

68引脚PLCC

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TCDLCK

LOS

100

52 50

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDDARX

VDD

VSS

RXDCLK

RXDL

TxMF

RxMF

BS / LS

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

100引脚MQFP （ JEDEC MO- 112 ）

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDARx

VDD

VSS

RXDLCK

RXDL

TxMF

RxMF

图2 - 引脚连接

卓联半导体公司

MT9075B

引脚说明

针＃

PLCC MQFP

数据表

名字

OSC1

描述

振荡器输入。

该引脚则通过一个20.000 MHz晶振连接到OSC2凡

晶体的情况下，或当一个20.000 MHz振荡器采用直接驱动（见

图6和图7）。 CMOS输入转换电平。

振荡器输出。

不适合用于驱动其他装置。

负电源（输入）。

数字地。

正电源（输入）。

数字电源（ + 5V

5%).

控制ST- BUS输出。

集体安全条约组织进行了CAS以下两个串行数据流中的一个

分别CCS ：

（一），其中包含30个接收信号啃2.048 Mbit / s的ST -BUS状态流

（ ABCDZZZZ或ZZZZABCD ）。每一个ST- BUS时隙的最显着的是半字节

有效的，各ST- BUS时隙至少显着的半字节为三态控制时，

位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置

和三态半字节反转。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输出

（页01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

控制ST- BUS输入。

CSTI携带的CAS以下两个串行数据流之一，

CCS分别为：

（一），其中包含了30发射信号2.048 Mbit / s的ST -BUS控制流

半字节（ ABCDXXXX或XXXXABCD ）时，页面01H ，地址1AH ，第3位， RPSIG = 0 。

当RPSIG = 1 ，该引脚的功能。每一个ST- BUS的最显着的半字节

时隙是有效的，每ST-总线时隙的至少显着的半字节被忽略

当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0，则位置

的有效和忽略的半字节是相反的。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输入（页

01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

数据ST -BUS输出。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或

收到的PCM 30行数据通道。

数据ST -BUS输入。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或数据

通道可以在PCM 30行发送。

数据/读选通（输入）。

在摩托罗拉模式（DS），该输入是在微处理器的活性低数据选通

界面。

在英特尔模式（RD），该输入是在微处理器的活性低读选通

界面。

片选（输入）。

这个低电平输入使非复用的并行

在MT9075B的微处理器接口。当CS为高，则

微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。

复位（输入）。

此低电平输入放MT9075B在复位状态。 RESET

应该被设置为高以进行正常操作。在MT9075B应在加电复位

了。 RESET引脚必须保持低电平至少1微秒的。重置设备

正常。

OSC2

集体安全条约组织

CSTI

DSTO

DSTI

DS / RD

RESET

卓联半导体公司

MT9075B

引脚说明（续）

针＃

PLCC MQFP

数据表

名字

IRQ

描述

中断请求（输出）。

这个输出引脚的低表明一个中断请求

被提出。 IRQ是一个开漏输出应连接到V

通过上拉

电阻。不需要这个引脚功能低电平有效CS信号。

数据0到数据3 （三态I / O）。

这些信号结合D4 - D7形成

微处理器接口的双向数据总线（ D0是最显着的一点）。

负电源（输入）。

数字地。

内部连接。

绑到V

（地）的正常运行。

13 -

86-

D0 - D3

VSS

INT / MOT英特尔/摩托罗拉模式选择（输入）。

高在此引脚CON组fi居雷什处理器

接口英特尔并行非复用总线类型。低CON科幻居雷什处理器

界面为摩托罗拉平行非多路复用类型。

VDD

D4 - D7

正电源（输入）。

数字电源（ + 5V

5%).

4数据到数据7 （三态I / O）。

这些信号结合D0 - D3的形成

微处理器接口的双向数据总线（ D7是最显着的一点）。

21 -

94-

R / W / WR读/写/写选通（输入）。

在摩托罗拉方式（R / W）时，该输入控制的数据总线D的方向[0：7 ]中

微处理器访问。当R / W为高电平时，并行处理器是读取数据

从MT9075B 。当为低电平时，微处理器将数据写入到MT9075B 。

对于英特尔模式（ WR ），该低电平有效写选通网络骗子居雷什的数据总线为

输出。

AC0 -

AC4

RTIP

RRING

VDD

VSS

地址/控制0 4 （输入）。

地址和控制输入，用于在微处理器

界面。 AC0是最显着的输入。

26 -

99,

8-11

GNDARx接收模拟接地（输入）。

模拟地， LIU接收器。

收到TIP和RING （输入）。

差分输入接收线路信号 - 必须是

变压器耦合（参见图4）。

正电源（输入）。

数字电源（ + 5V

5%).

负电源（输入）。

数字地。

内部连接。

必须悬空的正常运行。

内部连接。

必须悬空的正常运行。

VDDARx接收模拟电源（输入）。

模拟电源LIU接收器（ + 5V

5%).

RxDLCLK接收数据链路时钟（输出）。

从2.048 Mbit / s的衍生间隙时钟信号

时钟，可用于外部设备的时钟在RxDL数据（ 4 ，8，12 ， 16或20 kHz）的上

上升沿。

RXDL

TxMF

接收数据链路（输出）。

收到包含数据线一2.048 Mbit / s的数据流

经过HDB3解码。该数据时钟输出与E2o的上升沿。

发送多帧边界（输入）。

所使用的有源低输入可设置发送

多帧边界（ CAS或CRC复帧）。该MT9075B将产生其自己的

多帧，如果该引脚为高电平。此输入通常拉高于大多数应用。

卓联半导体公司