【MT9075AE1单芯片收发器初步信息特点结合PCM 30成帧器，线路接口单元（ LIU）和链路控制】,IC型号MT9075,MT9075 PDF资料,MT9075经销商,ic,电子元器件-51电子网

MT9075A

E1单芯片收发器

初步信息

特点

结合PCM 30成帧器，线路接口单元

（ LIU）和链路控制器采用68引脚PLCC或

100引脚MQFP封装

具有可选比特率数据链路接入

可选的S

位HDLC控制器（ HDLC0 ）和

16通道HDLC控制器（ HDLC1 ）

增强的性能监控和

可编程的错误插入功能

低抖动锁相环时钟发生器

在同步或自由运行模式下运行

两帧的接收与控制的弹性缓冲

滑移方向指示

可选择发送或接收抖动衰减器

Intel或Motorola非复用的并行

微处理器接口

CRC- 4更新算法中间路径

基于消息的数据链路的应用程序的分

ST -BUS / GCI 2.048 Mbit / s的背板总线

数据和信令。

E1 /插复用器和银行渠道

CO和PBX设备接口

一次群速率ISDN节点

数字交叉连接系统（ DCS）的

问题5

1997年12月

订购信息

MT9075AP

68PIN PLCC

MT9075AL

100针MQFP

-40 ° C至85°C

描述

该MT9075A是一种单芯片装置，其

集成了先进的PCM 30成帧器与线路

接口单元（ LIU）。

成帧器接口为2.048 Mbit / s的背板

并提供与选择的速率数据链路访问

可选的HDLC控制器局长

位和通道16 。

刘接口成帧器功能为PCM

30变压器隔离四线线。

在MT9075A满足或支持最新的ITU-T

建议包括G.703 ， G.704 ， G.706 ，

G.732 ， G.775 ， G.796 ， G.823 PCM为30 ，和I.431

用于ISDN基本速率。这也符合或支持ETSI

ETS 300 166和BS 6450 。

应用

TXDL TxDLCLK

TxMF

TAIS

DSTI

CSTI

TDI

TDO

TMS

TCLK

TRST

ST- BUS

接口

IEEE

1149.1

传输帧，错误和

测试信号生成

脉冲

发电机

LINE

司机

TTIP

特林

国

比特缓冲器

数据链路，

HDLC0,

HDLC1

抖动衰减器

&时钟控制

CAS

卜FF器

时钟，数据

恢复

DG环

环

ST环

环

PL环

R / W / WR

DS / RD

DSTO

集体安全条约组织

RX均衡器

&数据分割

D7~D0

AC4

~AC0

微处理器

接口

IRQ

MS / FR

M / S

OSC1

OSC2

RTIP

RRING

ST- BUS

接口

接收帧，性能监控，

报警检测， 2帧滑动缓冲

RxDLCLK RxDL

RxMF

LOS

RxFP/Rx64kCK

E2o F0B C4b的

图1 - 功能框图

4-129

MT9075A

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TxDLCK

初步信息

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

LOS

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TCDLCK

LOS

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDDARX

VDD

VSS

RXDCLK

68引脚PLCC

RXDL

TxMF

RxMF

BS / LS

100

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

4-130

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDARx

VDD

VSS

RXDLCK

RXDL

TxMF

RxMF

100引脚MQFP （ JEDEC MO- 112 ）

图2 - 引脚连接

初步信息

引脚说明

针＃

名字

PLCC MQFP

MT9075A

描述

振荡器输入。

该引脚则通过一个20.000 MHz晶振连接到OSC2凡

晶体的情况下，或当一个20.000 MHz振荡器采用直接驱动（见

图6和图7）。不适合TTL兼容的振荡器。

振荡器输出。

不适合用于驱动其他装置。

负电源（输入）。

数字地。

正电源（输入）。

数字电源（ + 5V

5%).

控制ST- BUS输出。

集体安全条约组织进行了CAS以下两个串行数据流中的一个

分别CCS ：

（一），其中包含30个接收信号啃2.048 Mbit / s的ST -BUS状态流

（ ABCDZZZZ或ZZZZABCD ）。每一个ST- BUS时隙的最显着的是半字节

有效的，各ST- BUS时隙至少显着的半字节为三态控制时，

位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置

和三态半字节反转。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输出

（页01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

控制ST- BUS输入。

CSTI携带的CAS以下两个串行数据流之一，

CCS分别为：

（一），其中包含了30发射信号2.048 Mbit / s的ST -BUS控制流

半字节（ ABCDXXXX或XXXXABCD ）时，页面01H ，地址1AH ，第3位， RPSIG = 0 。

当RPSIG = 1 ，该引脚的功能。每一个ST- BUS的最显着的半字节

时隙是有效的，每ST-总线时隙的至少显着的半字节被忽略

当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0，则位置

的有效和忽略的半字节是相反的。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输入（页

01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

数据ST -BUS输出。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或

收到的PCM 30行数据通道。

数据ST -BUS输入。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或数据

通道可以在PCM 30行发送。

数据/读选通（输入）。

在摩托罗拉模式（DS），该输入是在微处理器的活性低数据选通

界面。

在英特尔模式（RD），该输入是在微处理器的活性低读选通

界面。

片选（输入）。

这个低电平输入使非复用的并行

在MT9075A的微处理器接口。当CS为高，则

微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。

复位（输入）。

此低电平输入放MT9075A在复位状态。 RESET

应该被设置为高以进行正常操作。在MT9075A应在加电复位

了。 RESET引脚必须保持低电平至少1微秒的。重置设备

正常。

中断请求（输出）。

这个输出引脚的低表明一个中断请求

被提出。 IRQ是一个开漏输出应连接到V

至A

上拉电阻。不需要这个引脚功能低电平有效CS信号。

数据0到数据3 （三态I / O）。

这些信号结合D4 - D7形成

微处理器接口的双向数据总线（ D0是最显着的一点）。

4-131

OSC1

OSC2

集体安全条约组织

CSTI

DSTO

DSTI

DS / RD

RESET

IRQ

13 -

86-

D0 - D3

MT9075A

引脚说明（续）

针＃

名字

PLCC MQFP

初步信息

描述

负电源（输入）。

数字地。

内部连接。

绑到V

（地）的正常运行。

VSS

INT / MOT英特尔/摩托罗拉模式选择（输入）。

高在此引脚CON组fi居雷什处理器

接口英特尔并行非复用总线类型。低CON科幻居雷什处理器

界面为摩托罗拉平行非多路复用类型。

VDD

D4 - D7

正电源（输入）。

数字电源（ + 5V

5%).

4数据到数据7 （三态I / O）。

这些信号结合D0 - D3的形成

微处理器接口的双向数据总线（ D7是最显着的一点）。

21 -

94-

R / W / WR读/写/写选通（输入）。

在摩托罗拉方式（R / W）时，该输入控制的数据总线D的方向[0：7 ]中

微处理器访问。当R / W为高电平时，并行处理器是读取数据

从MT9075A 。当为低电平时，微处理器将数据写入到MT9075A 。

对于英特尔模式（ WR ），该低电平有效写选通网络骗子居雷什的数据总线为

输出。

AC0 -

AC4

地址/控制0 4 （输入）。

地址和控制输入，用于在微处理器

界面。 AC0是最显着的输入。

26 -

99,

8-11

GNDARx接收模拟接地（输入）。

模拟地， LIU接收器。

RTIP

RRING

收到TIP和RING （输入）。

差分输入接收线路信号 - 必须是

变压器耦合（参见图4）。

正电源（输入）。

数字电源（ + 5V

5%).

负电源（输入）。

数字地。

内部连接。

必须悬空的正常运行。

内部连接。

必须悬空的正常运行。

VDDARx接收模拟电源（输入）。

模拟电源LIU接收器（ + 5V

5%).

VDD

VSS

RxDLCLK接收数据链路时钟（输出）。

从2.048 Mbit / s的衍生间隙时钟信号

时钟，可用于外部设备的时钟在RxDL数据（ 4 ，8，12 ， 16或20 kHz）的上

上升沿。

RXDL

TxMF

接收数据链路（输出）。

收到包含数据线一2.048 Mbit / s的数据流

经过HDB3解码。该数据时钟输出与E2o的上升沿。

发送多帧边界（输入）。

所使用的有源低输入可设置发送

多帧边界（ CAS或CRC复帧）。该MT9075A将产生其自己的

多帧，如果该引脚为高电平。此输入通常拉高于大多数应用。

接收多帧边界（输出）。

输出脉冲限定接收到的

复帧的边界。上的数据流（ DSTO ）在下一帧输出是基本帧

零上30 PCM链路。这个接收多帧信号可以与任一

收到的CRC复帧（页01H ，地址10H，位6 ， MFSEL = 1）或接收

信令复帧（ MFSEL = 0）。

系统总线同步/同步线选择（输入）。

如果高， C4b的和F0B

将输入;如果低， C4b的和F0B将输出。

2.048 MHz的提取时钟（输出）。

从接收信号中提取的时钟

并在内部使用的时钟在RTIP和RRING接收到的数据。

RxMF

BS / LS

E2o

4-132

初步信息

引脚说明（续）

针＃

名字

PLCC MQFP

MT9075A

描述

4.096 MHz的系统时钟（输入/输出）。

C4b的是时钟为ST-总线段和

发送MT9075A的串行PCM数据。在自由运行（ BL / FR = 0 ）或线路同步

模式（BL / FR = 1和BS / LS = 0），该信号的输出端，而在系统总线

同步模式（BS / LS = 1），此信号是一个输入时钟。

帧脉冲（输入/输出）。

这是ST-总线或GCI帧同步

信号，其限定CSTI ，集体安全条约组织， DSTI ， DSTO和32信道帧的

PCM30链接。在自由运行（BL / FR = 0）或循环同步模式（ BL / FR = 1和BS /

LS = 0），该信号的输出端，而在总线同步模式（ BL / FR = 1和BS /

LS = 0），该信号是输入。在GCI / ST- BUS选择软件的控制下进行。

第02H ， 13H的地址，位0 ， GCI / ST = 1选择GCI帧脉冲; GCI / ST = 0选择ST-

总线。

C4b

F0b

RxFP /接收帧脉冲/接收CCS时钟（输出）。

8kHz的脉冲信号，该信号是

Rx64KCK

低为1提取的时钟周期。这个信号被同步到接收PCM 30

基本框架的边界。

当64KCCS （页01H ， 1AH地址，位0）设置为1时，此引脚输出64 kHz的时钟

通过将下提取2.048 MHz的时钟。此时钟用于时钟CCS

数据列于CCS模式引脚集体安全条约组织。

VDD

ATX

TTIP

特林

内部连接。

必须悬空的正常运行。

负电源（输入）。

数字地。

正电源（输入）。

数字电源（ + 5V

5%).

传输模拟电源（输入）。

模拟电源的刘发射器（ + 5V

5%).

发送TIP和RING （输出）。

为发送线信号差分输出 - 绝

是变压器耦合（参见图4）。

GND

ATX

发送模拟地（输入）。

模拟地，刘发射器。

TDI

TDO

TMS

TCLK

TRST

TAIS

IEEE 1149.1测试数据输入。

如果不使用，该引脚被拉高。

IEEE 1149.1测试数据输出。

如果不使用，该引脚悬空。

IEEE 1149.1测试模式选择（输入）。

如果不使用，该引脚被拉高。

IEEE 1149.1测试时钟信号（输入）。

如果不使用，该引脚被拉高。

IEEE 1149.1复位信号（输入）。

如果不使用，该引脚保持低电平。

发送告警指示信号（输入）。

该输入有效低使

MT9075A对TTIP和TRING引脚发送的AIS （全1信号）。 TAIS应

设置为高，对正常的数据传输。

丢失信号或同步（输出）。

当高， LOS / LOF （页02H

地址13H 2位）为零时，该信号指示该MT9075A的接收部分是

或者没有检测到输入信号（页03H地址18H位LLOS就是其中之一）或

检测丢失的基本框架对齐条件（ SYNC位页地址03H 10H

是1 ）。如果LOS / LOF = 1时，该引脚上较高的指示信号丢失的情况。

内部连接。

绑到V

（地）的正常运行。

无连接。

悬空的正常运行。

内部连接。

绑到V

（地）的正常运行。

LOS

4-133

MT9075A

E1单芯片收发器

初步信息

特点

结合PCM 30成帧器，线路接口单元

（ LIU）和链路控制器采用68引脚PLCC或

100引脚MQFP封装

具有可选比特率数据链路接入

可选的S

位HDLC控制器（ HDLC0 ）和

16通道HDLC控制器（ HDLC1 ）

增强的性能监控和

可编程的错误插入功能

低抖动锁相环时钟发生器

在同步或自由运行模式下运行

两帧的接收与控制的弹性缓冲

滑移方向指示

可选择发送或接收抖动衰减器

Intel或Motorola非复用的并行

微处理器接口

CRC- 4更新算法中间路径

基于消息的数据链路的应用程序的分

ST -BUS / GCI 2.048 Mbit / s的背板总线

数据和信令。

E1 /插复用器和银行渠道

CO和PBX设备接口

一次群速率ISDN节点

数字交叉连接系统（ DCS）的

问题5

1997年12月

订购信息

MT9075AP

68PIN PLCC

MT9075AL

100针MQFP

-40 ° C至85°C

描述

该MT9075A是一种单芯片装置，其

集成了先进的PCM 30成帧器与线路

接口单元（ LIU）。

成帧器接口为2.048 Mbit / s的背板

并提供与选择的速率数据链路访问

可选的HDLC控制器局长

位和通道16 。

刘接口成帧器功能为PCM

30变压器隔离四线线。

在MT9075A满足或支持最新的ITU-T

建议包括G.703 ， G.704 ， G.706 ，

G.732 ， G.775 ， G.796 ， G.823 PCM为30 ，和I.431

用于ISDN基本速率。这也符合或支持ETSI

ETS 300 166和BS 6450 。

应用

TXDL TxDLCLK

TxMF

TAIS

DSTI

CSTI

TDI

TDO

TMS

TCLK

TRST

ST- BUS

接口

IEEE

1149.1

传输帧，错误和

测试信号生成

脉冲

发电机

LINE

司机

TTIP

特林

国

比特缓冲器

数据链路，

HDLC0,

HDLC1

抖动衰减器

&时钟控制

CAS

卜FF器

时钟，数据

恢复

DG环

环

ST环

环

PL环

R / W / WR

DS / RD

DSTO

集体安全条约组织

RX均衡器

&数据分割

D7~D0

AC4

~AC0

微处理器

接口

IRQ

MS / FR

M / S

OSC1

OSC2

RTIP

RRING

ST- BUS

接口

接收帧，性能监控，

报警检测， 2帧滑动缓冲

RxDLCLK RxDL

RxMF

LOS

RxFP/Rx64kCK

E2o F0B C4b的

图1 - 功能框图

4-129

MT9075A

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TxDLCK

初步信息

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

LOS

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

RESET

IRQ

VSS

INT / MOT

VDD

R / W / WR

AC0

DS / RD

DSTI

DSTO

CSTI

集体安全条约组织

VDD

VSS

OSC2

OSC1

VSS

VDD

BL / FR

TXDL

TCDLCK

LOS

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDDARX

VDD

VSS

RXDCLK

68引脚PLCC

RXDL

TxMF

RxMF

BS / LS

100

TAIS

TRST

TCLK

TMS

TDO

TDI

GNDATX

特林

TTIP

VDDATX

VDD

VSS

RxFP/Rx64KCK

F0b

C4b

E2o

4-130

AC1

AC2

AC3

AC4

GNDARX

RTIP

RRING

VDARx

VDD

VSS

RXDLCK

RXDL

TxMF

RxMF

100引脚MQFP （ JEDEC MO- 112 ）

图2 - 引脚连接

初步信息

引脚说明

针＃

名字

PLCC MQFP

MT9075A

描述

振荡器输入。

该引脚则通过一个20.000 MHz晶振连接到OSC2凡

晶体的情况下，或当一个20.000 MHz振荡器采用直接驱动（见

图6和图7）。不适合TTL兼容的振荡器。

振荡器输出。

不适合用于驱动其他装置。

负电源（输入）。

数字地。

正电源（输入）。

数字电源（ + 5V

5%).

控制ST- BUS输出。

集体安全条约组织进行了CAS以下两个串行数据流中的一个

分别CCS ：

（一），其中包含30个接收信号啃2.048 Mbit / s的ST -BUS状态流

（ ABCDZZZZ或ZZZZABCD ）。每一个ST- BUS时隙的最显着的是半字节

有效的，各ST- BUS时隙至少显着的半字节为三态控制时，

位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置

和三态半字节反转。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输出

（页01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

控制ST- BUS输入。

CSTI携带的CAS以下两个串行数据流之一，

CCS分别为：

（一），其中包含了30发射信号2.048 Mbit / s的ST -BUS控制流

半字节（ ABCDXXXX或XXXXABCD ）时，页面01H ，地址1AH ，第3位， RPSIG = 0 。

当RPSIG = 1 ，该引脚的功能。每一个ST- BUS的最显着的半字节

时隙是有效的，每ST-总线时隙的至少显着的半字节被忽略

当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0，则位置

的有效和忽略的半字节是相反的。

（二）当64千赫公共信道信令选项被选中，一个64 kb / s的输入（页

01H ，地址1AH ，第0位， 64KCCS = 1）为信道16 。

数据ST -BUS输出。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或

收到的PCM 30行数据通道。

数据ST -BUS输入。

2.048 Mbit / s的串行数据流，其中包含了30 PCM或数据

通道可以在PCM 30行发送。

数据/读选通（输入）。

在摩托罗拉模式（DS），该输入是在微处理器的活性低数据选通

界面。

在英特尔模式（RD），该输入是在微处理器的活性低读选通

界面。

片选（输入）。

这个低电平输入使非复用的并行

在MT9075A的微处理器接口。当CS为高，则

微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。

复位（输入）。

此低电平输入放MT9075A在复位状态。 RESET

应该被设置为高以进行正常操作。在MT9075A应在加电复位

了。 RESET引脚必须保持低电平至少1微秒的。重置设备

正常。

中断请求（输出）。

这个输出引脚的低表明一个中断请求

被提出。 IRQ是一个开漏输出应连接到V

至A

上拉电阻。不需要这个引脚功能低电平有效CS信号。

数据0到数据3 （三态I / O）。

这些信号结合D4 - D7形成

微处理器接口的双向数据总线（ D0是最显着的一点）。

4-131

OSC1

OSC2

集体安全条约组织

CSTI

DSTO

DSTI

DS / RD

RESET

IRQ

13 -

86-

D0 - D3

MT9075A

引脚说明（续）

针＃

名字

PLCC MQFP

初步信息

描述

负电源（输入）。

数字地。

内部连接。

绑到V

（地）的正常运行。

VSS

INT / MOT英特尔/摩托罗拉模式选择（输入）。

高在此引脚CON组fi居雷什处理器

接口英特尔并行非复用总线类型。低CON科幻居雷什处理器

界面为摩托罗拉平行非多路复用类型。

VDD

D4 - D7

正电源（输入）。

数字电源（ + 5V

5%).

4数据到数据7 （三态I / O）。

这些信号结合D0 - D3的形成

微处理器接口的双向数据总线（ D7是最显着的一点）。

21 -

94-

R / W / WR读/写/写选通（输入）。

在摩托罗拉方式（R / W）时，该输入控制的数据总线D的方向[0：7 ]中

微处理器访问。当R / W为高电平时，并行处理器是读取数据

从MT9075A 。当为低电平时，微处理器将数据写入到MT9075A 。

对于英特尔模式（ WR ），该低电平有效写选通网络骗子居雷什的数据总线为

输出。

AC0 -

AC4

地址/控制0 4 （输入）。

地址和控制输入，用于在微处理器

界面。 AC0是最显着的输入。

26 -

99,

8-11

GNDARx接收模拟接地（输入）。

模拟地， LIU接收器。

RTIP

RRING

收到TIP和RING （输入）。

差分输入接收线路信号 - 必须是

变压器耦合（参见图4）。

正电源（输入）。

数字电源（ + 5V

5%).

负电源（输入）。

数字地。

内部连接。

必须悬空的正常运行。

内部连接。

必须悬空的正常运行。

VDDARx接收模拟电源（输入）。

模拟电源LIU接收器（ + 5V

5%).

VDD

VSS

RxDLCLK接收数据链路时钟（输出）。

从2.048 Mbit / s的衍生间隙时钟信号

时钟，可用于外部设备的时钟在RxDL数据（ 4 ，8，12 ， 16或20 kHz）的上

上升沿。

RXDL

TxMF

接收数据链路（输出）。

收到包含数据线一2.048 Mbit / s的数据流

经过HDB3解码。该数据时钟输出与E2o的上升沿。

发送多帧边界（输入）。

所使用的有源低输入可设置发送

多帧边界（ CAS或CRC复帧）。该MT9075A将产生其自己的

多帧，如果该引脚为高电平。此输入通常拉高于大多数应用。

接收多帧边界（输出）。

输出脉冲限定接收到的

复帧的边界。上的数据流（ DSTO ）在下一帧输出是基本帧

零上30 PCM链路。这个接收多帧信号可以与任一

收到的CRC复帧（页01H ，地址10H，位6 ， MFSEL = 1）或接收

信令复帧（ MFSEL = 0）。

系统总线同步/同步线选择（输入）。

如果高， C4b的和F0B

将输入;如果低， C4b的和F0B将输出。

2.048 MHz的提取时钟（输出）。

从接收信号中提取的时钟

并在内部使用的时钟在RTIP和RRING接收到的数据。

RxMF

BS / LS

E2o

4-132

初步信息

引脚说明（续）

针＃

名字

PLCC MQFP

MT9075A

描述

4.096 MHz的系统时钟（输入/输出）。

C4b的是时钟为ST-总线段和

发送MT9075A的串行PCM数据。在自由运行（ BL / FR = 0 ）或线路同步

模式（BL / FR = 1和BS / LS = 0），该信号的输出端，而在系统总线

同步模式（BS / LS = 1），此信号是一个输入时钟。

帧脉冲（输入/输出）。

这是ST-总线或GCI帧同步

信号，其限定CSTI ，集体安全条约组织， DSTI ， DSTO和32信道帧的

PCM30链接。在自由运行（BL / FR = 0）或循环同步模式（ BL / FR = 1和BS /

LS = 0），该信号的输出端，而在总线同步模式（ BL / FR = 1和BS /

LS = 0），该信号是输入。在GCI / ST- BUS选择软件的控制下进行。

第02H ， 13H的地址，位0 ， GCI / ST = 1选择GCI帧脉冲; GCI / ST = 0选择ST-

总线。

C4b

F0b

RxFP /接收帧脉冲/接收CCS时钟（输出）。

8kHz的脉冲信号，该信号是

Rx64KCK

低为1提取的时钟周期。这个信号被同步到接收PCM 30

基本框架的边界。

当64KCCS （页01H ， 1AH地址，位0）设置为1时，此引脚输出64 kHz的时钟

通过将下提取2.048 MHz的时钟。此时钟用于时钟CCS

数据列于CCS模式引脚集体安全条约组织。

VDD

ATX

TTIP

特林

内部连接。

必须悬空的正常运行。

负电源（输入）。

数字地。

正电源（输入）。

数字电源（ + 5V

5%).

传输模拟电源（输入）。

模拟电源的刘发射器（ + 5V

5%).

发送TIP和RING （输出）。

为发送线信号差分输出 - 绝

是变压器耦合（参见图4）。

GND

ATX

发送模拟地（输入）。

模拟地，刘发射器。

TDI

TDO

TMS

TCLK

TRST

TAIS

IEEE 1149.1测试数据输入。

如果不使用，该引脚被拉高。

IEEE 1149.1测试数据输出。

如果不使用，该引脚悬空。

IEEE 1149.1测试模式选择（输入）。

如果不使用，该引脚被拉高。

IEEE 1149.1测试时钟信号（输入）。

如果不使用，该引脚被拉高。

IEEE 1149.1复位信号（输入）。

如果不使用，该引脚保持低电平。

发送告警指示信号（输入）。

该输入有效低使

MT9075A对TTIP和TRING引脚发送的AIS （全1信号）。 TAIS应

设置为高，对正常的数据传输。

丢失信号或同步（输出）。

当高， LOS / LOF （页02H

地址13H 2位）为零时，该信号指示该MT9075A的接收部分是

或者没有检测到输入信号（页03H地址18H位LLOS就是其中之一）或

检测丢失的基本框架对齐条件（ SYNC位页地址03H 10H

是1 ）。如果LOS / LOF = 1时，该引脚上较高的指示信号丢失的情况。

内部连接。

绑到V

（地）的正常运行。

无连接。

悬空的正常运行。

内部连接。

绑到V

（地）的正常运行。

LOS

4-133