MT90502

多通道AAL2 SAR

初步数据表

特点

AAL2分段重组装置

能够同时处理多达

1023积极的CID （ AAL2通道标识符）和

1023活跃的VC （虚电路） 。

支持每个VC高达255的CID 。最多

1023的CID 。

实现AAL2公共部分子层

在ITU I.363.2规定（ CPS ）的功能。

实现AAL2业务特定

对于会聚子层（ SSCS ）功能

G.711 PCM和G.726 ADPCM声音。

支持44字节PCM或ADPCM数据包

在AF- VMOA - 0145.00指定的配置文件。

CPS数据包的有效载荷最多可支持

64-bytes.

支持10个超额认购： 1 。

H.100 / H.110兼容TDM总线为PCM或

ADPCM数据。支持主机和从机

TDM总线时钟运行。

TDM总线还支持语音压缩等

作为ITU G.723 ， G.728和G.729通过HDLC

封装。

三大乌托邦的1级端口配置为

记忆银行

SSRAM

（最大： 1M X18 ）

SDRAM

（最大： 8M ×16）

DS5420

第1期

2001年11月

订购信息

MT90502AG

456引脚塑料BGA

0至+ 70°C

的PHY或ATM允许连接到一个

外部AAL5 SAR处理器，或者链接

多MT90502设备。端口A & B是

可配置为一个8位UTOPIA 2级

PHY端口5 ADDR线。

UTOPIA模块提供一个信元交换

功能与头的翻译。

进行静音抑制的PCM和

ADPCM 。

舒适噪音产生。

能力注入和恢复CPS数据包

通过CPU主处理器总线。

8位或16位微处理器接口，可配置

摩托罗拉和英特尔时机。

单轨3.3 V ， 456 PBGA 。

IEEE 1149 （ JTAG）接口。

内存组B（可选）

SSRAM

（最大： 1M X18 ）

SDRAM

（最大： 8M ×16）

MT90502

双通道内存控制器

乌托邦

模块

RX

CPS包

AAL2 SAR

接收器

PORT

A

RXA端口

TXA港

TDM总线

4096× 64kbps的

TDM

模块

PORT

B

时钟和

FRAME

脉冲

TX

CPS包

AAL2 SAR

发射机

PORT

C

RXB端口

TXB港

RXC港

TXC港

时钟

恢复

和

GENERATION

CPU接口

JTAG接口

图1 - MT90502功能块

1

MT90502

应用

网关

ATM边缘交换机

下一代数字环路载波

多业务交换平台

第三代移动通信系统设备

初步数据表

描述

该MT90502多通道AAL2 SAR桥梁标准的TDM （时分多路复用）背板到

标准ATM （异步传输模式）总线。该器件提供CPS （公共部分子层）和

SAR （分段和重组）发动机。该MT90502具有同时处理能力

1023双向的CID （ AAL2信道标识符）和1023双向的VC （虚电路） 。该装置

可以直接连接到一个H.110兼容的总线。 TDM总线由32个双向串行数据

流工作在2.048 ， 4.096 ， 8.192或兆位/秒。

该MT90502直接接受G.711 PCM （脉码调制）和G.726的ADPCM （自适应差分

脉冲编码调制）的流量为packetisation 。对于这两种数据格式，该装置还实现

静音压缩，舒适噪音产生。支持其他语音压缩算法，

MT90502通过同步串行数据流直接连接市售的DSP 。该

可变比特率（VBR ）通信的HDLC封装和结转的串行数据流。

该接口到ATM域由三个UTOPIA等级1端口（端口A，B和C）提供的。所有三个

UTOPIA端口可以在自动柜员机（主）或PHY （从）模式下运行。端口A和B结合起来，建筑师

兼容UTOPIA 2级多PHY端口。该MT90502提供路由的ATM信元到的能力

不同的UTOPIA接口， SAR引擎或CPU 。此功能可用于连接其他MT90502 （以

支持高达2046 CID通道或2046电话）和/或连接外部AAL1和/或AAL5 SAR 。

2

初步数据表

MT90502

1.0 Pin-out..................................................................................................................................7

1.1引脚说明表................................................................................................................................ 8

2.0功能描述.....................................................................................................15

2.1 CPU Interface............................................................................................................................................ 15

2.1.1 CPU中断..................................................................................................................................... 15

2.1.1.1示例流程中断.................................................................................................................. 15

2.1.1.1.1中断初始化................................................................................................................ 16

2.1.1.1.2中断服务................................................................................................................... 16

2.1.2英特尔/摩托罗拉接口........................................................................................................................ 16

2.1.2.1扩展的间接访问.......................................................................................................... 18

2.1.2.1.1扩展的间接写操作......................................................................................................... 18

2.1.2.1.2扩展的间接读......................................................................................................... 19

2.1.2.2扩展直接访问............................................................................................................ 19

2.1.2.2.1扩展直接写入............................................................................................................ 19

2.1.2.2.2扩展直接读取............................................................................................................ 19

2.1.3 MT90502复位Procedure.................................................................................................................. 20

2.2 TDM传输.................................................................................................................................... 21

2.2.1低延迟环回Channels........................................................................................................ 22

2.2.2处理PCM / ADPCM数据......................................................................................................... 22

2.2.2.1 CPS数据包长度........................................................................................................................ 24

2.2.2.2 TDM数据格式......................................................................................................................... 24

2.2.2.3相位对齐............................................................................................................................ 29

2.2.2.4 PCM / ADPCM CPS-分组组装结构....................................... ..................................... 31

2.2.3处理HDLC数据..................................................................................................................... 32

2.2.3.1 HDLC流............................................................................................................................... 32

2.2.3.2地址字节................................................................................................................................ 32

2.2.3.3控制字节和长度............................................................................................................... 34

2.2.3.4 “原始” AAL2 CPS分组............................................................................................................. 34

2.2.4 CPS -包总装................................................................................................................ 35

2.2.4.1 CPU CPS-包......................................................................................................................... 36

2.2.4.2 CPS -包描述符队列...................................................................................................... 38

2.2.4.3 TDM帧缓冲......................................................................................................................... 39

2.3 TX特区..................................................................................................................................................... 40

2.3.1 Overview.............................................................................................................................................. 40

2.3.2 AAL2信元组装过程.............................................................................................................. 40

2.3.2.1 AAL2信元组装程序..................................................................................................... 42

2.3.3 AAL0细胞........................................................................................................................................... 43

2.4 RX特区..................................................................................................................................................... 44

2.4.1 RX AAL2 VC结构........................................................................................................................ 44

2.4.2 CID结构....................................................................................................................................... 45

2.4.3 CPS -分组拆装结构.......................................... .................................................. ...... 46

2.4.4 CPS -丢包补偿........................................................................................................ 52

2.4.5 CPU CPS-包............................................................................................................................... 52

2.4.6数据细胞治疗....................................................................................................................... 53

2.4.7错误和事件................................................................................................................................ 53

2.5 TDM接待......................................................................................................................................... 56

2.5.1 Overview.............................................................................................................................................. 56

2.5.2 RX通道内存协会........................................................................................................ 57

2.5.3 RX通道欠载状态......................................................................................................... 57

2.5.4 Compression........................................................................................................................................ 59

2.5.5 HDLC ................................................................................................................................................... 60

2.6 UTOPIA ..................................................................................................................................................... 62

2.6.1 Overview.............................................................................................................................................. 62

3

MT90502

初步数据表

2.6.2 UTOPIA Interfaces............................................................................................................................... 63

2.6.3 LED操作..................................................................................................................................... 63

在收到的信元2.6.4错误..................................................................................................................... 63

2.6.5细胞路由......................................................................................................................................... 64

2.6.5.1面膜&比赛过程.................................................................................................................. 64

2.6.5.2查找表的条目................................................................................................................. 65

2.6.5.3 LUT寻址............................................................................................................................. 66

2.6.6 UTOPIA Clocks.................................................................................................................................... 67

2.6.7外部接口Signals.................................................................................................................... 69

2.6.8 UTOPIA流量控制.......................................................................................................................... 69

2.7 H.100 / H.110接口................................................................................................................................70

2.7.1 Overview.............................................................................................................................................. 70

2.7.2总线Signaling....................................................................................................................................... 70

2.7.3 H.100 / H.110 Slave............................................................................................................................... 70

2.7.4作为从器件........................................................................................................................... 71

2.7.5作为主......................................................................................................................... 71

2.7.6 H.100 / H.110时钟选择指南..................................... .................................................. ............. 72

2.8时钟恢复..........................................................................................................................................75

2.8.1 Overview.............................................................................................................................................. 75

2.8.1.1自适应时钟恢复模块........................................... .................................................. ... 75

2.8.1.1.1 adapx_ref时钟产生...................................................................................................... 75

2.8.1.2多路复用器.................................................................................................................................... 75

2.8.2自适应时钟恢复模块...................................................................................................... 75

2.8.2.1 adapx_ref时钟发生器.......................................................................................................... 78

2.8.3 Multiplexers.......................................................................................................................................... 78

2.9静音抑制..................................................................................................................................83

2.9.1 Overview.............................................................................................................................................. 83

2.9.2简单的寂静Suppression................................................................................................................... 83

2.9.2.1无声位指示........................................................................................................................ 83

2.9.2.2尾字节指示........................................................................................................................ 83

2.9.2.3匹配和掩码确定沉默.......................................... .................................................. 83

2.9.3复合沉默Suppression................................................................................................................ 84

2.9.3.1复杂静音抑制操作........................................... .............................................. 85

2.9.3.1.1 PCM法表........................................................................................................................ 85

2.9.3.1.2直流偏移量计算............................................................................................................... 86

2.9.3.1.3信号能量计算........................................................................................................ 86

2.9.3.2 CPS -包静默状态............................................................................................................. 87

2.9.3.2.1静音抑制状态表......................................... .................................................. .. 87

2.9.3.2.2 SID传输操作.......................................... .................................................. ........ 87

2.9.3.2.3 SID接收操作......................................................................................................... 87

2.9.4声/无声Timer............................................................................................................................. 90

2.10 HDLC .......................................................................................................................................................94

2.10.1 HDLC概述................................................................................................................................. 94

2.10.2 HDLC Format..................................................................................................................................... 94

2.10.3 HDLC位智者格式...................................................................................................................... 97

2.10.4 HDLC按字节格式................................................................................................................... 97

2.11记忆....................................................................................................................................................97

2.11.1内存Map...................................................................................................................................... 97

2.11.2内存结构............................................................................................................................ 98

2.11.3 Mem_Clk和Upclk......................................................................................................................... 103

2.11.4内存控制器........................................................................................................................... 104

2.11.4.1概述.................................................................................................................................... 104

2.11.4.2功能............................................................................................................................... 104

2.11.5初始化SSRAM和SDRAM ...................................................................................................... 104

2.11.6内存配置..................................................................................................................... 105

4

初步数据表

MT90502

3.0注册名单....................................................................................................................107

3.1 CPU寄存器.......................................................................................................................................... 107

3.2主寄存器........................................................................................................................................ 110

3.3 TX Registers............................................................................................................................................ 125

3.4接收寄存器........................................................................................................................................... 126

3.5 TX TDM Registers................................................................................................................................... 131

3.6 UTOPIA Registers................................................................................................................................... 136

3.7 H.100 / H.110寄存器............................................................................................................................ 152

3.8其他寄存器......................................................................................................................... 166

3.9 RX TDM寄存器.................................................................................................................................. 169

4.0电气Specification...................................................................................................171

4.1直流特性.................................................................................................................................. 171

4.2交流Characteristics................................................................................................................................... 173

4.3英特尔/摩托罗拉Interface............................................................................................................................ 173

4.3.1 UTOPIA接口.............................................................................................................................. 181

4.3.2外部存储器Interface................................................................................................................. 181

4.3.3 H.100 / H.110 Interface........................................................................................................................ 182

5.0词汇Terminology................................................................................................186

5.1标准条款和Abbreviations......................................................................................................... 186

具体到AAL2 5.2条款........................................................................................................................... 187

具体到本5.3条款specification.......................................................................................................... 187

5.4注册类型......................................................................................................................................... 187

5.5单位和公约............................................................................................................................ 188

6.0机械制图.......................................................................................................189

5