MT9042
全球数字中继同步
初步信息
特点
提供T1和E1时钟， ST -BUS / GCI
成帧信号锁定到输入参考
或者8千赫（帧脉冲） ， 1.544兆赫（T1），或
2.048兆赫（ E1 ）
会见AT &牛逼TR62411和ETSI ETS 300 011
规格为1.544兆赫（T1），或
2.048兆赫（ E1 ）的输入参考
提供时间间隔误差（ TIE ）校正
抑制输入参考重排
瞬变
典型的未经过滤的固有输出抖动
0.013 UI的峰 - 峰
15dB的@ 10 Hz的抖动衰减，
34分贝@ 100赫兹和50 dB的540千赫
低功耗CMOS技术
第1期
1994年6月
订购信息
MT9042AP
28引脚PLCC
-40
°
C至+ 85
°
C
描述
该MT9042是一个数字锁相环（PLL）的
旨在提供定时和同步
T1和E1主速率传输链路信号
这与ST -BUS / GCI帧兼容
对准的时序要求。 PLL的输出可以
同步到任意一个2.048兆赫， 1.544兆赫，
或8 kHz参考。在T1和E1输出是完全
与AT &牛逼TR62411 （ ACCUNET
T1.5)
和ETSI ETS 300 011的固有抖动和抖动
转让
特定网络阳离子，
分别为，
当
同步到主参考输入时钟速率
任1.544 MHz或2.048兆赫。
在PLL还提供了额外的高速输出
时钟在3.088兆赫， 4.096兆赫， 8.192比率
兆赫和16.384兆赫背板同步的
nization 。
应用
同步和定时控制T1和
E1数字传输链路
ST-总线时钟和帧脉冲源
主干线速率转换器
VDD
VSS
TRST
MCLKO
MCLKI
RST
C3
C1.5
参考
SELECT
MUX
C16
TIE
校正
PLL
接口
电路
C8
C4
C2
F0o
FP8-STB
FP8-GCI
自动状态
机
分频器
PRI
美国证券交易委员会
RSEL
LOSS1
LOSS2
G要
协泰
MS1
MS2
FSEL1
FSEL2
图1 - 功能框图
3-97
MT9042
TRST
VSS
RST
FSEL1
FSEL2
初步信息
VDD
MCLKO
MCLKI
FP8-GCI
F0o
FP8-STB
C1.5
4 3 2 1 28 27 26
5
25
24
6
7
23
22
8
21
9
10
20
19
11
12 13 14 15 16 17 18
PRI
美国证券交易委员会
RSEL
MS1
MS2
LOSS1
LOSS2
G要
协泰
图2 - 引脚连接
引脚说明
针＃
1
2
名字
V
SS
TRST
描述
负电源电压。
名义上0伏。
TIE复位电路（ TTL兼容） 。
当高电平时，该时间间隔误差校正电路是
交替地建立PRI和SEC的参考输入端之间的相位差，
根据哪个输入被选作输入的PLL同步。这个信息是
用于生成输入到PLL的虚拟参考。当低，时间间隔误差
校正电路被旁路。
二级参考输入（ TTL兼容） 。
该输入（或8千赫， 1.544兆赫，或
2.048 MHz的输入频率选择引脚作为控制）被用作备用
基准电压源的PLL同步。
主要的参考输入（ TTL兼容） 。
该输入（或8千赫， 1.544兆赫，或2.048
MHz的输入频率选择引脚作为控制）被用作主要参考
来源PLL同步。
正电源电压。
额定+5伏。
主时钟振荡器输出。
这是一个用于驱动一个20兆赫的CMOS缓冲输出
水晶。
主时钟振荡器输入。
这是一个CMOS输入一个20 MHz晶体或结晶
振荡器。信号应直流耦合到该引脚。
3
美国证券交易委员会
4
PRI
5
6
7
8
V
DD
MCLKO
MCLKI
FP8-GCI
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动的GCI- BUS帧的开始。脉冲宽度是基于所述周期
在8.192 MHz的同步时钟。
F0o
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动ST-总线帧的开始。脉冲宽度是基于所述周期
在4.096 MHz的同步时钟。这是一个低电平有效信号。
9
10
FP8-STB
帧脉冲输出（ CMOS兼容） 。
这是一个8 kHz的输出帧脉冲的
表示活动ST-总线帧的开始。脉冲宽度是基于所述周期
在8.192 MHz的同步时钟。
C1.5
C3
时钟1.544兆赫（ CMOS兼容） 。
这个输出中是1.544兆赫（T1）的输出时钟被锁定
所选择的基准输入信号。
时钟3.088兆赫（ CMOS兼容） 。
这个输出是一个3.088 MHz的输出时钟锁定
所选择的基准输入信号。
11
12
3-98
C3
C2
C4
VSS
C8
C16
VDD
初步信息
引脚说明（续）
针＃
13
14
15
16
17
18
19
名字
C2
C4
V
SS
C8
C16
V
DD
协泰
描述
MT9042
时钟2.048兆赫（ CMOS兼容） 。
这个输出是2.048兆赫（ E1 ）输出时钟
锁定在所选择的参考输入信号。
时钟4.096兆赫（ CMOS兼容） 。
这个输出是一个4.096 MHz的输出时钟锁定
所选择的基准输入信号。
负电源电压。
名义上0伏。
时钟8.192兆赫（ CMOS兼容） 。
这个输出是一个8.192 MHz的输出时钟锁定
所选择的基准输入信号。
时钟16.384兆赫（ CMOS兼容） 。
这个输出是一个16.384 MHz的输出时钟锁定
所选择的基准输入信号。
正电源电压。
额定+5伏。
保护时间输入（ TTL电平施密特触发器） 。
这TTL电平的施密特触发器输入
用于确定的RC生成（后卫）时间常数的阈值电平。这
功能过滤掉PRI和SEC的参考输入之间不必要的重排
信号。
保护时间输出（ CMOS兼容） 。
这是用于驱动的CMOS缓冲输出
外部RC产生的（后卫）时间常数电路。
参考丢失指示器 - 2输入（ TTL兼容） 。
这个输入，在结合
LOSS1 ，包括一组其中，当所述控制事件驱动的状态机的信号
PLL处于自动模式运行（见表4） 。
参考丢失指示器 - 1输入（ TTL兼容） 。
这个输入，在结合
LOSS2 ，包括一组其中，当所述控制事件驱动的状态机的信号
PLL处于自动模式运行（见表4） 。
模式选择 - 2输入（ TTL兼容） 。
这个输入时，在与移动用户的同时，选择
操作（即在正常的，缓缴， FREERUN或自动的PLL模式，见表
1).
模式选择 - 1输入（ TTL兼容） 。
这个输入，在与MS2一起用于选择的
操作（即在正常的，缓缴， FREERUN或自动的PLL模式，见表
1).
输入参考选择（ TTL兼容） 。
当LOW此输入选择PRI为
参考输入信号，并且高电平时，选择SEC作为参考输入信号（见表
2).
频率选择 - 2输入（ TTL兼容） 。
这个输入，在与FSEL1结合，
选择输入参考源的频率（即8千赫， 1.544兆赫，或2.048兆赫;
参照表3） 。
频率选择 - 1输入（ TTL兼容） 。
这个输入，在与FSEL2结合，
选择输入参考源的频率（即8千赫， 1.544兆赫，或2.048兆赫;
参照表3） 。
复位（ TTL兼容） 。
该输入（低电平有效）提出的MT9042在复位状态。对
保证正常运行，该设备必须在上电后复位。的时间常数
上电复位电路必须有一个最小的电源的5倍的上升时间。在
正常工作时， RST引脚必须保持为低电平至少60纳秒重置
装置。
20
21
G要
LOSS2
22
LOSS1
23
MS2
24
MS1
25
RSEL
26
FSEL2
27
FSEL1
28
RST
3-99
MT9042
功能说明
该MT9042是一款全数字锁相环
旨在提供定时参考的接口
T1和E1主速率数字电路
传输链路。如图1所示，锁相环
由一个输入参考选择电路（ MUX ） ，
一个时间间隔误差校正器（TIE） ，和一个PLL，它
采用一个高分辨率的数字控制
振荡器（DCO）以产生T1和E1的输出。
该MT9042接收两个参考时钟输入，
主（PRI ）和次级（SEC）的两个连接
独立外部参考源，无论是
可将其选择作为参照
由基准同步选择（ RSEL ）
输入。所选择的参考信号被
由TIE校正电路再生，并通过
作为一个虚拟的参考到PLL。领带校正
电路将限制相位跳变（所指定的AT &
在TR62411和ETSI ETS 300 011 ）
外部参考源的重新
时钟。这个虚拟参考随后用于由
的PLL同步的输出信号。
对DCO的输出接口电路
产生1.544兆赫（ C1.5 ） ， 3.088兆赫（ C3 ） ， 2.048
兆赫（ C 2）， 4.096兆赫（C 4） ， 8.192兆赫（C8） ， 16.384
兆赫（ C16 ） ，和三个8kHz的帧脉冲F0o ， FP8-
STB和FP8 - GCI 。
初步信息
操作模式
该MT9042可以在两种工作模式，
手动或自动，通过模式控制
选择引脚MS1和MS2 （见表1） 。在MANUAL
模式时，用户负责切换
在正常操作期间的引用，以及
迫使PLL进入FREERUN或缓缴
状态。
当选择自动模式时，操作
由内部状态机控制。根据州
机器控制，输入参考选择是
自动根据LOSS1的输入电平
和LOSS2 。
MS2
0
0
1
1
MS1
0
1
0
1
操作描述
NORMAL（手动模式）
缓缴（手动模式）
FREERUN （手动模式）
自动模式
表格3-工作的MT9042的模式
手动模式
在手动模式下操作时，输入参考
选择是通过一个2至1完成
多路转换器，它是由RSEL输入控制
引脚。如表2所示，为手动模式
操作RSEL = 0选择的PRI作为主
参考输入，而RSEL = 1选择SEC作为
主要参考输入。
模式
RSEL
0
1
0
1
PRI
美国证券交易委员会
状态机控制
状态机控制，但
对待SEC为主
和PRI为二级
参考输入
选
f
REF
相
探测器
环
滤波器
DCO
f
SYNC
分频器
手册
图3 - PLL框图
如图3所示， MT9042的锁相环
由一个相位检测器（PD ） ，一个环路滤波器，一个高的
分辨率DCO和数字分频器。该
数字控制振荡器（DCO）被锁定在
频率（N X F
REF
），以三种可能的参考1
频率，采用引脚FSEL1配置和
FSEL2 。结合参考选择输入
RSEL ，该PLL能够提供全系列
E1 / T1的时钟信号同步，无论是
初级PRI或继发秒的输入。环路滤波器
是一个一阶低通结构，可提供
大约2 Hz的带宽。
手册
自动
自动
表格4-参考输入选择了MT9042的
有三种可能的输入频率为
选择作为主参考时钟。这是8
千赫， 1.544 MHz或2.048兆赫。频率选择
由FSEL1和FSEL2的逻辑电平控制，
如表3所示。该品种的输入频率的
被选择，以允许所有的代
无论是从T1 ， E1或必要的T1和E1时钟
帧脉冲的参考源。
3-100
初步信息
自动模式
在正常的自动操作模式中， RSEL
输入设置为0，这将使该状态机，以
控制PLL操作，并选择参考输入
基于所述LOSS1和LOSS2输入的状态
（参照表4中的状态转换） 。如果PRI参考
信号丢失（ LOSS1 = HIGH ， LOSS2 =低） ，然后
该PLL将立即进入保持模式
并在那里呆了RC时间确定的时间
常量连接到保护时间输入（GTI ，
GTO） 。
R ()
G要
C（ F）
协泰
MT9042
状态机将继续监察LOSS1
输入和将切换回PRI参考一次
指示主要参考就功能
由LOSS1输入。逻辑高电平上都
LOSS1或LOSS2输入表明没有一个
外部引用可用。在这些
情况下，PLL将被切换到
故障保持状态（内帧的一个特定的速率
滑），直到fuIly功能的参考输入可用。
FSEL
2
0
0
1
1
FSEL
1
0
1
0
1
输入参考频率
版权所有
8千赫
1.544兆赫
2.048兆赫
表5 - 在MT9042的输入频率选择
(a)
V
协泰
1.77v
领带校正电路产生一个虚拟输入
同步到所选择的初级输入
参考。后的基准重排的领带
校正在这样一个新的参考相位
虚拟输入保持其相位的方式。在
换句话说，给定切换不会产生
在虚拟输入显著相位变化，并
因此， PLL的输出。
领带复位（ TRST ）对齐的下降沿
电流输入与主的下降沿
输入参考。当TRST保持低电平至少
为100 ns ，参考输入的下一个下降沿
变得对准并穿过TIE电路
无需额外的延迟。
时间间隔误差校正电路
（TIE）
t
gt
(b)
时间
图4 - A） RC电路的保护时间，
b）关于GTi的指数波形
当主参考信号尚未
恢复和保护时间已经超出，
参考将被切换到SEC 。时间
常数由RC电路连接到确定
该GTi的输入提供了自动的滞后
在很短的PRI和SEC之间的切换
主参考信号的中断。该
保护时间，T
gt
，可以使用步骤来预测
响应的RC网络。电容电压
在RC电路是由一个指数描述
曲线。当电容器电压达到
协泰的正向阈值（通常为1.77伏
对于施密特触发器TTL输入，参见图4）逻辑
高水准成绩。这会导致状态机
从PRI的保持状态移动到状态
使用SEC作为输入参考。以下
方程可以用于确定保护时间
t
gt
:
性能的PLL措施
为了满足要求AT &牛逼TR62411和
ETSI 300 011 ，下面的PLL的性能
参数的测量：
锁定范围和锁定时间
滑移率保持模式
自由运行精度
最大时间间隔误差和斜率
固有抖动
抖动传递函数
输出抖动频谱
漂移
t
gt
V
dd
– 1.77
-
= –
RC
ln
------------------------
V
dd
3-101
QQ：2881677436 复制
