【MT90210多速率并行接入电路初步信息特点并行至串行和串行到并行转化率高达1536全双工信道或30】,IC型号MT90210AL,MT90210AL PDF资料,MT90210AL经销商,ic,电子元器件-51电子网

MT90210

多速率并行接入电路

初步信息

特点

并行至串行和串行到并行

转化率高达1536全双工信道或

3072时隙

串行端口的数据传输速率2.048之间进行选择，

4.096或8.192 Mb / s的

提供了一个机制，一个双缓冲器

函数来在外部存储器中实现

24串行I / O线编程的不同

模式： 12 / 12出的8.192 Mb / s的（ 1536全

双工信道）或24线双向模式

为2.048和4.096 Mb / s的

提供了一个双向的8位并行口

在16.384或32.768兆字节/秒，可直接运行

接口到外部存储器（双端口）

提供一个外部13位输出地址总线

对于具有8K位双直接连接

存储器端口

JTAG边界扫描

DS5026

问题2

1998年8月

订购信息

MT90210AL

100引脚PQFP

-40至+ 85°C

描述

该MT90210是用来连接一个100引脚器件

双向并行8位总线， 24时分

复用（ TDM）的串行数据流。该装置是

CON连接gured同时执行多个并行到串行

和串行到并行的转换能力

处理多达3072道， 1536年的

在接收方向发送和1536 。

根据在所选择的操作模式

模式引脚，对个别64 kb / s的信道

串行链路可能是骗子网络gured为输入或输出。

并行总线上的数据是在一个格式适合

用双端口RAM的接口。根据不同的

由MDO- MD2的输入引脚选择的数据速率，串行

数据移入和移出的串行数据流的

无论是2.048 ， 4.096和8.192 Mb / s的。

应用

快速访问ST- BUS ， SCSA ， MVIP和

H- MVIP串行背板

语音处理卡的计算机电话

集成（CTI）

视频和电话会议桥接卡

DSP快速访问串行总线TDM

RDIN频闪RBC R / W1 R / W2

外部存储器

访问控制

移

定时

GENERATION

地址发生器

读

写

计数器

边界

扫描测试

MUX

模式控制

类似物

PLL

WBC

SCLK

HC4

C16-

C16+

F0i

PCLK

PLLVSS

LP1,LP2

PLLAGND

CKOUT

RST

PLLVDD

S23

TDI

TCK

TMS

TRST

TDO

图1 - 功能框图

2-145

A12

OEser MD2 MD1 MD0

MT90210

初步信息

VSS

VDD

A10

VSS

A11

A12

RBC

VDD

VSS

WBC

VSS

VDD

VSS

VDD

VSS

VDD

频闪

VSS

VDD

VSS

R/W2

R/W1

VDD2

CKOUT

PCLK

RST

PLLVDD

52 50

100

100引脚PQFP

PLLAGND

LP1

LP2

PLLVSS

IDDTN

VSS2

C16-

C16+

VDD2

MD0

MD1

MD2

F0i

TRST

TCK

TMS

TDI

HC4

SCLK

注： PQFP封装符合JEDEC标准MO- 108 ， CC1 。

关键尺寸：

引线间距= 0.65毫米，

机身尺寸= 14毫米X 20毫米，

封装尺寸= 17.9毫米X 23.9毫米。

引脚说明

针

95-97,

100,

1-3,

7-9,

11-15

18-22,

24-26

名字

S0-S2,

S3,

S4-S6,

S8-S10,

S11-S15

S16-S20

S21-S23

TDO

RDIN

OEser

描述

串行线路0-7

（ TTL与范围内的25内部上拉兼容 - 125kΩ ）。

双向的，时分多路复用的串行数据流。根据模式的选定

MD0-2输入，不同的数据传输速率可以在串行端口来选择。在模式3中，这些行

被骗子科幻gured作为唯一的输入。在模式1,2 ， 4和5所示，这些线成为双向的。

串行线路8-15 。

见说明S0 -S7以上。在模式3 ， S8 -S11是输入及

S12 - S15是输出。在模式1,2 ， 4和5 ，这些都是双向线。

串行线路16-23 。

看到描写的特征为S0 - S7以上。模式3中，这些线是输出

与运行在8.192 Mb / s的速率。当在模式1,2 ， 4和5工作时，这些线是

双向的。

边界扫描测试数据输出。

阅读P0 - P7输入时钟。

该输入用于由MT90210采样字节进来在

并行端口P0 - P7线。典型地，用户应CKOUT连接到该输入端。

串行端口输出使能（输入）。

在并行 - 串行转换方向时，该输入

所使用的MT90210知道哪些时隙上的串行输出数据流将是

置于高阻抗。这个输入是同步随着并行采样

并行到串行转换前的输入数据进行的。低电平时，输出的串行

渠道都在积极推动。当设置为高电平时，输出的总线驱动器被禁用。

2-146

VDD

VSS

S10

VSS

S11

S12

S13

S14

S15

VDD

VSS

S16

S17

S18

S19

S20

VSS

S21

S22

S23

TDO

VSS2

RDIN

OEser

图2 - 引脚连接

初步信息

引脚说明（续）

针

名字

SCLK

描述

MT90210

串口时钟（输入）。

在SCLK时钟用来控制串口操作

模式1,2,3和4根据在MDO- MD2的输入进行选择的动作模式，

该输入可以接受4.096 （ MD2-0 = 000）， 8.192 （ MD2-0 = 001 ）或16.384 （ MD2-0 = 010

011） MHz的时钟。在模式5 ，此输入将被忽略。

H- MVIP C4。

这是一个4.096 MHz的时钟模式，利用4和5保持兼容性

与现有MVIP - 90系统。它被用来采样帧脉冲输入（ F0i ）。未使用

在模式1 - 3 。

边界扫描测试数据输入。

边界扫描测试模式选择。

边界扫描测试时钟。

边界扫描测试复位。

帧同步信号（ TTL兼容的输入）。

这个输入信号确立

串行输入/输出流的帧边界。

HC4

38-40

TDI

TMS

TCK

TRST

F0i

MD2-MD0

操作模式位0-2 （输入）。

选择数据速率的时分多路复用

串行数据流。 2.048 （模式1 ， MD2-0 = 000）， 4.096 （模式2 ， MD2-0 = 001 ）或8.192 （模式

3 ， MD2-0 = 010） Mb / s的数据传输速率是可用的。当MD2-0被设置为011 （模式4），所述

MT90210在混合数据率模式进行操作，其中S16-23在8.192 Mb / s的和操作

剩下的串行数据流以2.048 Mb / s的运行。在模式5 （ MD2-0 = 100 ），该MT90210

工作按模式4 ，但该设备将接受以16.384的差分时钟参考

兆赫在销C16 +和C 16 。

C16+

C16-

IDDTN

PLLVSS

LP2

LP1

串口时钟输入。

在模式5 （ MD2-0 = 100），这是一个16.384 MHz的差分信号。

注意：使用模式1 - 3 。

串口时钟输入。

补至C16 + 。

- 不要连接。

连接到地面。

PLL地输入。

环路滤波器的输入。

外部RC电路是必需的，在此输入，参见图10 。

环路滤波器的输入。

外部RC电路是必需的，在此输入，参见图10 。

PLLAGND

PLL模拟地输出。

提供地面PLL环路滤波器，参见图10 。

PLLVDD

RST

PCLK

CKOUT

PLL电源输入。

+5V

复位。

在这个引脚上的低电平复位设备。

并行端口时钟输入。

CKOUT必须连接到该输入端。

内部VCO输出信号。

输出内部PLL倍频器。在模式1中

频率为16.384兆赫，对其它模式的频率为32.768兆赫。必须是

连接只对PCLK 。

读/写输出1 。

这个输出信号翻转为低电平的存储写入的后半期

周期指示有效数据。

读/写输出2 。

这个输出是低电平的存储器读操作和高为存储器

写操作。

R/W1

R/W2

2-147

MT90210

引脚说明（续）

针

58-59,

61-62,

64,

66-68

名字

P0-P1,

P2-P3,

P4,

P5-P7

频闪

描述

初步信息

并行输入/输出数据总线。

此8位数据总线是用于双向并行端口

执行MT90210和外部双端口RAM之间的8位数据。数据

根据图22和23移入和移出P0 - P7并行端口。

选通输出。

此输出通常连接到外部的芯片使能输入

双口RAM 。在所有的读周期也保持在较低水平，在非活动期间保持高电平，

变低，为的存储器写周期中的后半。

外部存储器地址输出A0- A12 。

提供这些13的地址输出线

由MT90210以允许直接连接到一个外部的双端口RAM 。

72-73,

75- 77,

80-82,

84-85,

87,

89-90

A0-A1,

A2-A4,

A5-A7,

A8-A9,

A10,

A11-A12

RBC

读数据块完成（输出）。

在此输出的过渡，用于通知所述

外部CPU的MT90210具有网络连接nished读一个完整的125微秒的内容

帧从外部双端口存储器（例如，从地址为0000H的模式来0FFFH

3，4或5）。每当RBC切换时， MT90210开始读取内存的下半

（地址1000h以上到1FFFH ），而本地CPU更新的网络连接第一个半带更多的数据来

被发送。 RBC切换每125微秒。当该信号为低电平时， MT90210正在读取

较低的内存块。

写数据块完成（输出）。

在此输出的过渡，用于通知所述

外部CPU的MT90210具有网络连接nished写的一个完整的125微秒的内容

帧到外部双端口存储器（例如，从地址为0000H的模式来0FFFH

3,4或5）。一旦WBC的切换，本地CPU可以访问双端口存储器，以获得

数据而MT90210写入下一个125μs的帧的内容传送到另一半

（地址1000h以上到1FFFH ）的双端口存储器。 WBC切换每125微秒。当

这个信号是低时， MT90210被写入较低的内存块。

电源输入。

+5V.

WBC

4,16,

63, 71,

78, 86,

92, 99

41, 55

5,10,

17, 23,

60, 65,

69, 74,

79,83,

88, 93,

DD2

电源输入。

+5V.

地面上。

SS2

地面上。

2-148

初步信息

功能说明

该MT90210是将一个100引脚器件

对输入的串行数据通信流2.048 ， 4.096和

8.192兆到8位并行总线/ s，且转换

此并行总线上的输入数据，以输出串行

电信链路。该设备CON连接gured执行

同时进行并行到串行和串行到并行

转换。

MT90210接口多达24个双向串行数据

流以字节为导向的并行端口，通过访问

一个双端口RAM 。它包含一个地址发生器

并行端口直接读取和写入操作

外部双端口存储器。单MT90210

设备可处理多达3072道， 1536对

在接收方向发送和1536 。

根据在所选择的操作模式

模式引脚（ MD0 - MD2 ）， 64 kb / s的串行通信

通道可能是骗子网络gured为输入或输出。

并行总线上的数据是在一个格式适合

与流行的双端口存储器的接口。

根据由MD0-选择的数据速率

MD2输入引脚，串行数据移入和移出的

在任2.048 ， 4.096和8.192的串行数据流

Mb / s的，正如图6所示的机构，用于

实施外部双缓冲提供

通过写块完成（ WBC）和读数据块

完整（ RBC）的输出管脚。双缓冲的

数据使处理器可以独立地存取

的数据在外部存储器中，而整个帧

该MT90210读取或写入互补

帧在存储器中。例如，在模式3（图

4）中，所述网络连接第一个帧期间MT90210将读取并

写入到第一个网络连接的存储器空间的一半（方框

0）和所述第二帧期间MT90210将

读取和写入到存储器的第二半

空间（ 1座）。在每个方框中的发送数据

和接收数据被分离并位于网络连接固定的

地址位置。 WBC和RBC的操作是

在图7a和7b所示。

在外部存储器端口侧，所述装置

执行8位的操作与周期时间

30或61毫微秒。并行端口工作在16.384

兆字节/秒（模式1）或32.768兆字节/秒（对于模式

2,3,4和5）。以创建所需的高速时钟

在并行端口来管理字节的操作，一

内置PLL倍频串口输入时钟

（SCLK）由两个或四个取决于一个因素

模式。在所有的操作模式中，用户应

连接PLL CKOUT到PCLK输入。

一个单独的输入引脚，输出使能串口（ OEser

销30 ），可用于选择性地三态个别

为64kb / s的串行链路。通过使用一个9位的外部双重

MT90210

口RAM和连接的第九位OEser为

如图9所示，该处理器可以禁用

通过设置第九位，个别渠道

在当前的发送（TX）部分信道

块。其余8位为这个信道可以是

因为它们是由MT90210忽略任何值

当第9位为1，为了避免争上

串行总线，它建议用户CON连接gure所有

串行数据流作为输入在启动。这可能是

通过将所有OEser位在所述TX部做1

的两个存储器块。在模式3中，串行数据流

是永久CON连接gured为12个输入和12

输出，并OEser的状态将被忽略。

的CTI总线协议概述

多厂商集成协议（ MVIP ）提供

连贯的方法，为建筑解决方案

全球市场通过合并计算和

在一个开放的通信技术

架构。 MVIP确保之中互操作性

基于电话

资源

（如

树干

接口，语音，视频，传真，文本到语音，语音

识别）用于在计算机机箱内的使用

个人或网络CON组fi guration 。 H- MVIP

针对需要较高电话TRAF科幻

能在个人电脑机箱。 H- MVIP

德网络网元的三大项目一起做

有用的数字电话传输和交换

环境：用H - MVIP数字电话总线

高达3072 "time - slots"的64 kb / s的每一个;巴士

有数字转换的接口，允许一组

H- MVIP接口电路板提供

完整的，灵活的，分布式的电话交换;

和一个逻辑设备驱动程序模型和标准

软件接口逻辑模型。

操作模式

该MT90210设备可以在网络连接中的一个已经运作

模式适合于不同的应用需求。

模式的选择，必须做的同时设备处于

复位（ RST低和有效的时钟应用到PCLK

输入）。这些模式都在下面的说明

段落。

模式1：

串行输入/输出格式符合

当数据速率为ST-总线要求

2.048 Mb / s的（参见图6）。串口时钟（ SCLK ）

是4.096兆赫。的片上PLL产生一个相

从SCLK锁定16.384 MHz时钟（ CKOUT ）

输入。在这个数据速率操作时， 24个串行线路

（ S0-23 ）成为以2.048 Mb / s的双向链接。

该ST-总线是一个时分多路复用的串行总线

带32时，每一帧的8位通道。帧边界

由帧脉冲被划定。图3描绘了

2-149