【CMOS ST- BUS系列MT89L86多速率数字开关超前信息特点3.3伏电源5V容限输入和TTL】,IC型号MT89L86AP,MT89L86AP PDF资料,MT89L86AP经销商,ic,电子元器件-51电子网

CMOS ST- BUS系列

MT89L86

多速率数字开关

超前信息

特点

3.3伏电源

5V容限输入和TTL兼容的输出。

256× 256或512 ×256开关CON连接gurations

8位或4位的信道切换能力

保证了宽带帧的完整性

频道

ST -BUS / GCI的自动identi网络阳离子

接口

接受与2.048的数据速率串行数据流，

4.096或8.192 Mb / s的

从2.048 Mb / s的速率转换至4.096或

8.192 Mb / s的，反之亦然

可编程的框架上输入偏移

每通道三态控制

每通道消息模式

兼容英特尔/摩托罗拉控制接口

处理器

低功耗

DS5195

问题2

1999年9月

订购信息

MT89L86AP

MT89L86AN

44引脚PLCC

48引脚SSOP

-40 ° C至+ 85°C

描述

3.3V的多速率数字交换机（ MT89L86 ）是

引脚与Mitel的5V MT8986 ，并保留兼容

它的所有功能。这3.3V器件的设计

同时提供无阻塞的连接

高达256为64kb / s信道或阻断连接

对于高达512为64kb / s的信道。串行输入和

输出可能有32到128 64KB / s的信道

帧的数据速率范围从2048至8192

kb / s的。它还提供了每通道之间的选择

可变区和恒定的吞吐量延迟允许

语音和分组数据信道被切换

而不会破坏数据序列的完整性。

应用

中等大小的混合语音和数据交换/

处理矩阵

Hyperchannel开关（例如， ISDN H0 ）

MVIP

接口功能

串行总线控制和监视

集中式语音处理系统

语音/数据多路复用器

ADPCM 32 kbit / s的信道切换

** V

RESET

ODE

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

STi8

STi9

STi10

STi11

STi12

STi13

STi14

STi15

串行

并行

变流器

定时

单位

多个数据缓冲区

内存

产量

MUX

并行

串行

变流器

连接

内存

内部寄存器

微处理器

接口

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

STo8

STo9

**仅48引脚SSOP

CLK FR AS / IM

ALE

DS CS

R / W A0 / DTA AD7 /

AD0

WR A7

集体安全条约组织

图1 - 功能框图

MT89L86

超前信息

AS / ALE

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

STi14/STo8

STi3

STi4

STi5

STi6/A6

STi7/A7

CLK

STi8/A0

STi9/A1

STi10/A2

6 5 4 3 2 1 44 43 42 41 40

18 19 20 21 22 23 24 25 26 27 28

STi11/A3

STi12/A4

STi13/A5

DS / RD

R / W / WR

AD7

AD6

AD5

STi15/STo9

STo3

STo4

STo5

STo6/A6

STo7/A7

AD0

AD1

AD2

AD3

AD4

DTA

STi0

STi1

STi2

AS / ALE

STi3

STi4

STi5

STi6/A6

STi7/A7

RESET

CLK

STi8/A0

STi9/A1

STi10/A2

STi11/A3

STi12/A4

STi13/A5

DS / RD

R / W \\ WR

48引脚SSOP

集体安全条约组织

ODE

STo0

STo1

STo2

STi14/STo8

STo3

STo4

STo5

STo6/A6

STo7/A7

AD0

AD1

AD2

AD3

AD4

STi15/STo9

AD5

AD6

AD7

44引脚PLCC

（ JEDEC MO- 118 ， 300MIL宽）

图2 - 引脚连接

引脚说明

针＃

PLCC SSOP

3-5

7-9

3-5

7-9

名字

描述

DTA

STi0-5

数据确认

（开漏输出）。此低电平有效输出表明一个

数据总线传输完成。一个上拉电阻，需要在此输出。

ST-总线输入0到5

（ 5V容限输入）。串行数据输入流。这些流

可具有2.048 ， 4.096或8.192兆比特/秒为32 ， 64或128个信道的数据传输速率，

分别。

ST- BUS输入6 / Addr.6输入

（ 5V容限输入）。该引脚的功能被确定

通过切换CON组fi guration启用。如果非复用的CPU总线与用于沿

的8.192或4.096 Mb / s的更高的输入速度，该引脚提供A6地址输入功能。

为2.048和4.096 Mb / s的（ 8×4 ）应用程序，或当多路CPU总线

接口选择，该引脚呈STi6功能。请参阅控制寄存器的位

描述和表1，表2 ， 6 & 7的更多细节。

请注意，对于其中两个A6和STi6输入同时需要应用

（例如， 8 ×4开关在4.096 Mb / s的CON组fi guration或2.048Mb之间的速率转换/

s到4.196或8.192 Mb / s的）的A6输入应连接到引脚STo6 / A6 。

ST- BUS输入7 / Addr.7输入

（ 5V容限输入）：此引脚的功能被确定

通过切换CON组fi guration启用。如果非复用的CPU总线与用于沿

的8.192 Mb / s的更高的输入速度，该引脚提供了A7地址输入功能。

为2.048和4.096 Mb / s的（ 8×4 ）应用程序，或当多路CPU总线是

选择时，该引脚呈STi7功能。请参阅控制寄存器位描述和

表1，表2 ， 6 & 7的更多细节。

请注意，对于其中两个A7和STi7输入同时需要应用

（例如， 2.048至8.192 Mb / s的速率转换）的A7输入应连接到引脚

STo7/A7.

STi6/A6

STi7/A7

超前信息

引脚说明（续）

针＃

PLCC SSOP

12,36

名字

描述

MT89L86

RESET

+3.3伏电源。

器件复位

（ 5V容限输入）。该引脚仅适用于48引脚SSOP

封装。在正常操作中，该低电平输入放MT89L86在复位状态。

它清除内部计数器和寄存器。所有ST段总线输出设置为高

阻抗状态。 RESET引脚必须保持为低电平至少100nsec重置

该设备。

帧脉冲

（ 5V容限输入）。这个输入接受并自动identi音响ES框架

同步信号，根据ST- BUS和GCI接口格式

特定连接的阳离子。

时钟

（ 5V容限输入）。串行时钟输入/移出数据的串行数据流。

根据IMS所选择的串行接口速度（接口模式选择）

CLK

15-17 16-18

STi8/A0,

地址0-2 /输入流8-10

（ 5V容限输入）。当非多路复用的CPU

STi9 / A1 ，公交车被选中，这些线提供A0 -A2地址线的MT89L86内部

STi10 / A2寄存器。当选择了16×8切换CON连接的配置中，这些引脚ST- BUS

串行输入8至10日在2.048 Mb / s的接收数据。

19-21 20-22 STi11 / A3 ，

地址3-5 /输入流11-13

（ 5V容限输入）。当非多路复用

STi12 / A4中， CPU总线被选择，这些线路提供A3- A5的地址线到MT89L86

STi13 / A5的内部寄存器。当选择了16×8切换CON连接的配置中，这些引脚

ST- BUS串行输入11至13日2.048 Mb / s的接收数据。

DS / RD

数据选通/读取

（ 5V容限输入）。当非多路复用CPU总线或摩托罗拉

复用总线选择，该输入是DS 。这种积极的高投入协同工作

与CS ，使读取和写入操作。

对于Intel /国家多路复用总线接口，该输入是RD 。此低电平输入

CON科幻居雷什的数据总线（ AD0-7 ）为输出。

R / W \\ WR

读/写\\写

（ 5V容限输入）。对于非多路复用或摩托罗拉复

总线接口，该输入是R / W 。此输入控制的数据总线的方向

（ AD0 - AD7 ）在微处理器访问。

对于Intel /国家多路复用总线接口，该输入WR 。这个低电平有效信号

CON科幻居雷什的数据总线（ AD0-7 ）作为输入。

芯片选择

（ 5V容限输入）。此低电平输入使微处理器读

或写MT89L86的内部控制寄存器或存储器中。

25-27 27-29 AD7 - AD0

数据总线

（双向）：这些引脚提供微处理器访问内部

29-33 31-35

控制寄存器，高，低连接存储器和数据存储器。对于

复用总线接口，这些引脚还提供了输入地址到内部

地址锁存电路。

25,37

地面上。

STo7/A7

ST- BUS输出7 / 7的地址输入

（三态输出/输入）。该引脚的功能

通过启用开关CON组fi guration确定。如果非复用CPU总线是

随着采用8.192 Mb / s的速率的数据传输速率时，该引脚提供A7地址

输入功能。为2.048 Mb / s的应用程序，或者当复用的CPU总线接口

被选中时，该引脚呈STo7功能。见表1 ， 2 ， 6 & 7的更多细节。

请注意，对于其中A7的输入和输出STo7同时需要应用

（例如， 8.192至2.048 Mb / s的速率转换），从A7输入应当连接到针

STi7/A7.

MT89L86

引脚说明（续）

针＃

PLCC SSOP

名字

描述

超前信息

STo6/A6

ST- BUS输出6 / 6的地址输入（三态输出/输入）。

这种功能

引脚被使能开关CON组fi guration确定。如果非复用CPU总线是

随着采用8.192或4.096 Mb / s的更高的数据速率时，该引脚提供

A6的地址输入功能。为2.048 Mb / s的应用程序，或者当复用的CPU

总线接口时，此引脚假定STo6功能。看表1，表2，图6 & 7为

更多的细节。

请注意，对于其中两个A6的输入和STo6输出所需的应用程序

同时（例如， 4.096至2.048 Mb / s的8.192或2.048 Mb / s的速率转换

应用程序），奥迪A6输入应连接到引脚STi6 / A6 。

STo5-0

ST- BUS输出5 0 （三态输出）。

串行数据输出流。这些

串行数据流可以以2.048的数据速率组成的32 ， 64和128个信道，

4.096或8.192 Mbit / s的分别。

输出驱动使能（ 5V容限输入）。

这是在输出使能输入为STo0

以STo9串行输出。如果输入为低电平STo0-9是高阻抗。如果此输入为

高每个信道仍然可以通过使用每个信道的控制位被设置为高阻抗

在连接存储器高。

控制ST- BUS输出（输出）。

这是含有每256位的2.048 Mb / s的输出

框架。每一位的水平是由连接存储器的高集体安全条约组织位决定

位置。

地址选通或锁存使能（ 5V容限输入）。

该输入只如果使用

多路公交车通过IM输入引脚选择。

此信号的下降沿用于采样的地址到地址锁存器

电路。当选择非多路复用总线接口，该输入不是必需

与应连接到地。

CPU接口模式（ 5V容限输入）。

如果高，这种输入CON科幻居雷什的MT89L86

在复用微处理器总线模式。当此输入端连接到

地面上， MT89L86假定非复用的CPU接口。

ST- BUS输入15 / ST -BUS输出9

（输入/三态

输出）。

此引脚仅用于

如果复用的CPU总线被选择。如果16输入×8路输出开关CON组fi guration是

在SCB位（ IMS寄存器）使能时，此引脚输入串行接收ST- BUS

流15以2.048 Mbit / s的数据速率。

如果流对选择功能被启用（见开关CON组fi guration节），这

销是ST-总线流9输出。

当非多路复用总线结构被使用时，该引脚应连接到地。

ST- BUS输入14 / ST- BUS输出8 （输入/三态输出）。

此引脚仅用于

如果复用的CPU总线被选择。如果16输入×8路输出开关CON组fi guration是

在SCB位（ IMS寄存器）启用后，该引脚为输入，接收串行ST- BUS

流14以2.048 Mbit / s的数据速率。

如果流对选择功能被启用（见开关CON组fi guration节），这

销是ST-总线流8输出。

当非多路复用总线结构被使用时，该引脚应连接到地。

37-39 40-42

41-43 44-46

ODE

集体安全条约组织

AS / ALE

STi15/

STo9

STi14/

STo8

超前信息

设备概述

同的语音，视频和数据服务的整合

在同一网络中，出现了越来越多

对于系统，确保为N的数据需求×64

kb / s的速率保持序列的完整性而被

通过时隙交换电路传输。

这项规定要求时隙交换

其中执行恒定开关设备

吞吐量延迟宽带数据应用

同时保持最小的延迟对语音信道。

该MT89L86设备符合上述要求

并允许基于MT8980D现有系统

可以很容易地升级，以保持数据的完整性

当宽带数据传送。该装置是

设计成开关32 ， 64或的N× 64比特/秒的数据。这

MT89L86可以提供用于数据帧的完整性

应用程序和最小吞吐量开关

拖延对每个通道进行语音应用。

该MT89L86的串行数据流可以在操作

2.048 ， 4.096或8.192比特/秒，并布置在125

含有32，64和128宽的帧

通道。另外，一个内置的速率

转换电路允许用户互连

各种骨干网的速度就像2.048或4.096或

8.192 Mb / s的同时保持的控制

在每个通道的基础吞吐量延时功能。

通过使用敏迪消息模式功能，

微处理器可以访问输入和输出时间

在每个通道的基础上的插槽来控制外部

电路或其他ST -BUS设备。这MT89L86

自动identi网络上课帧的极性

同步输入信号和反对网络居雷什其序列

端口是兼容两者ST-总线和GCI

格式。

两种不同的微处理器总线接口，可

通过输入模式引脚（IM）的选自：非

复或复用。这些接口提供

英特尔/国家复和兼容性

摩托罗拉复用/非复用总线。该

MT89L86提供了一个16 ×8切换CON组fi guration

以形成一个512 ×256的信道阻塞矩阵。另外，一个

灵活的数据流对选择操作允许

其中对输入和输出的软件选择

流可以被连接到内部128 ×128

矩阵。见开关刀豆网络gurations节

详细信息。

MT89L86

TDM串行数据可以以不同的速率被接收

并从不同数目的串行流。

数据和连接的回忆

对于所有的数据传输速率，接收到的串行数据

变换由串行到并行格式到并行

转换器和顺序存储在数据

内存。根据所选择的操作

在IMS （接口模式选择）编程

寄存器，数据存储器最多可以有512个字节

在使用中。顺序寻址数据

存储器是由一个内部计数器，它是进行

由输入8kHz的帧脉冲（ FR ）标志复位

将输入的串行数据的帧边界

流。

数据是在串行数据流的输出可能会

有两个来源：数据存储器或存储连接。

在连接存储器，它被分裂成位置

HIGH和LOW零件，都与特定的关联

ST- BUS输出流。当信道是由于

上一个ST-总线输出被发送，对于该数据

信道既可以从一个ST-总线切换

输入如连接模式，也可以是从

连接内存不足在消息模式。数据

往在串行输出的特定频道

流从数据存储器或连接阅读

内存不足以前的通道时隙中。

这允许足够的时间进行存储器访问和

并行到串行转换。

连接和消息模式

输入在连接模式中，地址

对于所有输出通道的源数据被存储在

连回忆高（ CMH ）和低（ CML ）。该

CML和CMH被映射，使得每个位置

对应于输出的输出信道

流。在CMH的源地址的比特数

和CML被利用而变化，根据该

切换到IMS寄存器选择CON组fi guration 。

有关使用的源地址数据的细节

（ CAB和SAB位），见CMH和CML位describe-

薄（图5 & 6）。一旦源地址位

由CPU编程的内容

在所选择的地址数据存储器传送

到并行 - 串行转换器。通过具有

输出通道通过指定源通道

在连接存储器，用户可以路由相同

输入通道到几个输出通道，使

在交换机内的广播设施。

在消息模式中的CPU的数据写入到

连接存储对应于低的位置

输出链路和信道号。的内容

连接存储器低位被直接传送到

并行 - 串行转换一个信道之前，它是对

功能说明

在3.3V MT89L86的功能框图

在图1中示出根据不同的应用，