CMOS ST- BUS系列
MT89L85
增强型数字式开关
超前信息
特点
3.3伏电源
5V容限输入和TTL兼容输出
256 ×256通道无阻塞交换
宽带可编程帧的完整性
频道
ST -BUS / GCI的自动identi网络阳离子
背板接口
每通道三态控制
获得专利的消息模式
非复用微处理器接口
可在PLCC- 44和SSOP -48封装
引脚与MT8985设备兼容
低功耗
DS5194
问题2
1999年9月
订购信息
MT89L85AP 44引脚PLCC
MT89L85AN 48引脚SSOP
-40 ° C至+ 85°C
描述
该MT89L85增强型数字式开关设备是
该MT8985数字的升级， 3伏版本
开关。它的引脚与MT8985兼容，
保留所有MT8985的功能。该
增强的数字马桶盖被设计用于转换
PCM编码的话音或数据，根据微处理器
控制，数字交换， PBX和所有的ST -BUS /
MVIP环境。它同时提供
对于高达256为64kb / s信道的连接。每
八个串行输入和输出包括32 64
kbit / s的信道复用，以形成一个2048 kbit / s的
流。作为切换的主要功能
应用中，每个信道的设备提供
变量或常量的吞吐量之间的选择
延误。不断的吞吐延迟功能允许
分组信道，如ISDN H0进行切换
通过该装置保持其顺序
诚信。该MT89L85非常适合中型
混合语音/数据交换和语音处理
应用程序。
应用
中等大小的数字交换矩阵
Hyperchannel开关（例如， ISDN H0 ）
ST -BUS / MVIP
接口功能
串行总线控制和监视
集中式语音处理系统
数据多路复用器
C4i
F0i RESET V
DD
V
SS
**
ODE
STi0
STi1
STi2
STi3
STi4
STi5
STi6
STi7
串行
to
并行
变流器
数据
内存
FRAME
计数器
产量
MUX
并行
to
串行
变流器
STo0
STo1
STo2
STo3
STo4
STo5
STo6
STo7
控制寄存器
连接
内存
控制界面
**仅48引脚SSOP
DS CS R / W A5 /
A0
DTA D7 /
D0
集体安全条约组织
图1 - 功能框图
1
MT89L85
超前信息
STi3
STi4
STi5
STi6
STi7
V
DD
F0i
C4i
A0
A1
A2
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
STo3
STo4
STo5
STo6
STo7
V
SS
D0
D1
D2
D3
D4
44引脚PLCC
V
SS
DTA
STi0
STi1
STi2
NC
STi3
STi4
STi5
STi6
STi7
V
DD
RESET
F0i
C4i
A0
A1
A2
NC
A3
A4
A5
DS
读/写
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
集体安全条约组织
ODE
STo0
STo1
STo2
NC
STo3
STo4
STo5
STo6
STo7
V
SS
V
DD
D0
D1
D2
D3
D4
NC
D5
D6
D7
CS
V
SS
NC
A3
A4
A5
DS
读/写
CS
D7
D6
D5
NC
18
19
20
21
22
23
24
25
26
27
28
6
5
4
3
2
1
44
43
42
41
40
NC
STi2
STi1
STi0
DTA
集体安全条约组织
ODE
STo0
STo1
STo2
NC
48引脚SSOP
（ JEDEC MO- 118 ， 300MIL宽）
图2 - 引脚连接
引脚说明
针＃
44
PLCC
2
3-5
7-11
12
48
SSOP
2
3-5
7-11
12,36
13
名字
描述
DTA
数据确认（开漏输出） 。
此低电平有效输出表明一个
数据总线传输完成。一个上拉电阻，需要在此输出。
STi0-
ST- BUS输入0 7 （输入） 。
串行数据输入流。这些流有32
STi7渠道的2.048 Mbit / s的数据传输速率。
V
DD
+3.3伏电源。
RESET
器件复位（ 5V容限输入） 。
该引脚仅适用于48引脚SSOP
封装。此低电平输入放MT89L85在复位状态。它清除内部
柜台ANF寄存器。所有ST段总线输出设置为高阻抗状态。这
RESET引脚必须保持为低电平至少100nsec重置设备。
F0i
帧脉冲（输入） 。
这个输入接受并自动identi音响ES框架
同步信号，根据不同的底板特定网络连接等阳离子格式化
作为ST- BUS和GCI 。
时钟（输入）。
4.096 MHz的串行时钟输入和输出数据流的数据移位。
13
14
14
15-17
19-21
22
15
16-18
20-22
23
C4i
A0-A5
地址0 5 （输入） 。
这些行提供的地址MT89L85内部
寄存器。
DS
数据选通（输入） 。
这是输入用于在所述活性高数据选通
微处理器接口。该输入与CS操作，使内部读写
写代。
2
超前信息
引脚说明
针＃
44
PLCC
23
24
25-27
29-33
34
35-39
41-43
44
48
SSOP
24
26
27-29
31-35
1,25,37
38-42
44-46
47
名字
描述
MT89L85
读/写
CS
读/写（输入） 。
此输入控制的数据总线的方向（ D0-D7 ）
在微处理器访问。
片选（输入） 。
低电平输入使微处理器读或写
控制寄存器或内部存储器。
D7-D0
数据总线7到0 （双向） 。
这些引脚提供对数据的微处理器接入
内部控制寄存器，内存连接高，连接内存低和数据
内存。
V
SS
地轨。
STo7-
ST- BUS输出7比0 （三态输出） 。
串行数据输出流。这些
STo0流被以2.048 Mbit / s的数据速率由32个信道。
ODE
输出驱动使能（输入） 。
这是一个输出使能对STo0到STo7串行
输出。如果输入为低电平STo0-7是高阻抗。如果输入为高电平每个
信道仍然可以通过软件控制来投入高阻抗。
集体安全条约组织
控制ST- BUS输出（输出） 。
这个输出是2.048 Mb / s的线路，其中包含256
每帧的比特。各比特的电平由CSTO位中的内容来控制
连接内存高的位置。
NC
无连接。
自动identi科幻ES的极性和格式
帧同步输入信号兼容
ST- BUS和GCI接口。
设备操作
该MT89L85装置的功能框图是
在图1中的串行ST-总线流示
在2.048 Mb / s的连续工作和安排
在125
s
宽的帧每个包含32个8位
通道。八个输入（ STi0-7 ）和8个输出
（ STo0-7 ）的串行数据流在该MT89L85提供
设备允许一个完整的256× 256道是非
堵塞开关矩阵来构造。串行
该设备接口时钟是4.096兆赫，如
在ST- BUS和GCI特定网络连接所需的阳离子。
数据存储器
接收到的串行数据转换为并行
通过芯片上的串行到并行的转换格式
和顺序存储在256的位置数据
内存。顺序寻址数据
存储器是由一个内部计数器，它是产生的
由输入8kHz的帧脉冲（ F0i ）标志复位
将输入的串行数据的帧边界
流。
取决于信息的类型进行切换，
该MT89L85装置可被编程以执行
3
1
48
6,18,
28,40
6,19,30,
43
功能说明
同的语音，视频和数据服务的整合
到相同的网络中，出现了越来越多
对于系统，确保为N的数据需求×64
kbit / s的速率，同时保持帧序列的完整性
通过时隙交换被运送
电路。现行规定要求的时隙
交换设备执行与交换
同时保证不断的吞吐延迟
最小延迟的语音信道。
该MT89L85器件提供两种功能，并
允许基于该MT8985的现有系统是
轻松升级，以保持数据的完整性，同时
多个信道的数据被传输。该装置是
设计成开关64 kbit / s的PCM或的N× 64 kbit / s的
数据。该MT89L85可以同时提供帧的完整性
对于数据应用和最小吞吐量
切换延迟的语音应用程序在每
通道的基础。
通过使用敏迪消息模式功能，
微处理器可以访问输入和输出的时间
在每个通道的基础上，控制设备，例如插槽
如敏迪MT8972 ， ISDN收发器和T1 /
通过ST- BUS接口CEPT中继接口。
不同数字背板可通过接受
MT89L85设备，而无需用户干预。该
MT89L85设备提供了一个内部电路，其
MT89L85
时隙互换功能，具有不同
吞吐延迟功能在每个通道的基础。
对于语音应用的可变延迟模式
选择确保最小吞吐量延迟
输入和输出数据之间。多选或
分组信道数据的应用中，恒定
延迟模式可以选择保持完整性
通过开关的信息。
数据是在串行数据流的输出可能会
有两个来源：数据存储器或存储连接。
在连接存储器，它被分裂成位置
HIGH和LOW零件，都与特定的关联
ST- BUS输出流。当信道是由于
上一个ST-总线输出被发送，对于该数据
信道既可以从一个ST-总线切换
输入（连接方式），或者它可以来自
微处理器（消息模式）。如果一个信道是
CON组fi gured在连接模式下，源
输出数据的数据存储器。如果一个信道是
CON连接gured在消息模式下，源
输出数据的连接内存不足。数据
往在串行输出的特定频道
流从数据或连接存储器读
低以前的信道时隙中。这
允许足够的时间内存访问和内部
并行到串行转换。
连接和消息模式
在连接模式下，输入源的地址
对于所有输出通道被存储在连接
内存低。该连接内存低的位置
被映射到每个位置对应于
输出64 kb / s的信道。该数据的内容
存储器的指定地址，然后转移
到并行到串行转换器。通过具有
输出信道，以通过指定的输入通道
在连接存储器，用户可以路由相同
输入通道到几个输出通道，使
在交换机的广播设施。
在消息模式中的CPU的数据写入到
连接对应于内存低的位置
输出链路和信道号。的内容
在连接存储器低位被转移到
并行到串行转换器1的信道是对前
被输出。该连接内存低的数据
发送的每个帧的输出，直到它
由CPU改变。
在每个通道中的功能MT89L85可用
由连接存储器高位比特控制的，
这是否单独输出通道
被选定为特定网络条件，如：
消息或连接模式，可变或恒定
吞吐量延迟模式下，输出驱动使能或
超前信息
三态状态。此外，该连接
存储器提供高1位，以允许用户
控制集体安全条约组织输出引脚的状态。
如果输出信道被设置为三态状态，
的TDM串行数据流的输出将被放置在高
在该通道时阻抗。此外
每通道三态控制，所有的通道
在TDM输出可以在被放置在高阻抗
一次拉动ODE输入引脚为低电平。这
覆盖各个每道程序上
在连接存储器高位。
在连接存储器的数据通过接收
微处理器接口的D0-D7线。该
寻址的MT89L85内部寄存器，数据
并连接是通过执行回忆
地址输入管脚和设备的一些位
控制寄存器。高阶地址位来
从控制寄存器，它可被写入或
读通过微处理器接口。低
地址位直接来自外部
地址线输入。为设备上的信息
寻址，请参阅软件控件和控件
寄存器描述。
串行接口时序
该MT89L85主时钟（ C4I ）是4.096兆赫
允许串行数据链路CON组fi guration为2.048 Mb / s的
得以实施。该MT89L85框架
同步脉冲可以根据被格式化
ST- BUS和GCI接口特定网络阳离子;即，在
帧脉冲可以活动高（ GCI ）或低
（ ST-总线） 。自动MT89L85设备
检测输入帧脉冲的存在和
identi网络上课的背板上存在的串口类型
界面。一旦确定了正确的接口
连接到串行端口，内部定时单元
建立相应的串行数据比特传输
和采样边缘。在ST- BUS模式，每一秒
在4.096 MHz时钟的下降沿标志位
边界和所述输入数据由时钟在
上升沿，三季度进入的位单元。
在GCI模式中， 4.096的每个第二个上升沿
MHz的时钟标志，同时数据的位边界
下降沿期间进行采样，在
四分之三的位边界。
延迟通过MT89L85
的信息从所输入的串行传输
流提供给所述输出串行数据流的结果，在一
延迟通过MT89L85设备。延迟
通过该装置，根据所述模式改变
在连接内存高的V / C位选中。
2-4
超前信息
可变延迟模式
在这种模式下，延迟时间为仅依赖于
源和目标信道的组合及
它不依赖于输入和输出数据流。
最小延迟可实现在MT89L85
设备为3个时隙。在MT89L85装置中，所述
即信息是在相同的信道输出
位置信息被输入（位置n ） ，
相对于框架脉冲，都将在下面的输出
帧（通道n ，帧n + 1 ） 。同样的，如果出现
输入信道必须在两个输出
渠道后续第（n + 1和n + 2）的通道
位置的信息输入。
后的信息切换到第三时隙
输入已输入的装置（例如，输入
通道0输出通道或3通道输入30
输出信道1）中，始终输出三个通道
后来。
任何开关CON组fi guration ，提供三
输入和输出通道之间的多个时隙，
将具有通过延迟等于差
之间的输出和输入通道;即，在
通过延迟将小于一帧。表1
显示了可能的延迟在MT89L85设备
可变延迟模式：
输入
通道
n
n
产量
通道
中m = n ， n + 1个或
n+2
m>n+2
MT89L85
概括地说，从输入帧N的任何输入时隙
将始终切换到目标时隙上
输出帧N + 2 。在不断的延迟模式下，
设备的吞吐量延迟是根据计算出的
下式：
DELAY = 32 + （ 32 - IN） + （ OUT - 1 ） ];
（在时隙数表示）
其中：
IN是输入时隙的数目
（从1到32）。
OUT为输出时隙的数目
（从1到32）。
微处理器端口
该MT89L85微处理器端口引脚都有
与敏迪MT8985数字交换机的兼容性
设备提供了一个非多路复用总线结构。
并行端口由一个8位的并行数据总线的
（ D0-D7 ），六地址输入线（A0 - A5）和四
控制线（ CS，DS， R / W和DTA） 。这种并行
微创允许访问控制寄存器，
连接存储器高，连接内存低
和数据存储器。所有地点都读/写
除了数据存储器只能被读取。
从微创向连接访问
存储器和数据存储器的复用
从输入和输出TDM端口的访问。这
可引起可变数据确认延迟（ DTA） 。
A5
0
1
1
1
1
1
1
1
1
A4
0
0
0
1
A3
0
0
0
1
A2
0
0
0
1
A1
0
0
0
1
A0
0
0
1
1
位置
控制寄存器
通道0
通道1
通道31
吞吐量延迟
M-N + 32个时隙
米 - 正时隙
n
m<n
32- （ N-M）个时隙
表1 - 通道延迟的可变延迟
模式
恒延迟模式
在这种模式下帧的完整性被维持在所有
通过利用多个开关CON连接gurations
数据缓冲内存技术，其中输入通道
帧期间写入任何缓冲器的N值将
在帧N + 2读出。在MT89L85中，
最小吞吐量延迟实现，能够在恒压
延迟模式将是32个时隙;例如，当
输入的32个时隙（信道31）被切换到输出
时隙1（信道0）。同样地，最大延迟
实现时的网络连接第一个时隙中的一个帧
（通道0）切换到上一个时隙中的
帧（信道31 ），因此在第94个时隙
延时。
图3 - 地址存储器映射
注： "x"无所谓
软件控制
微处理器接口上的地址线
给访问MT89L85内部寄存器和
回忆。如果A5 ， A1 ， A0地址线输入是
低，则MT89L85内部控制寄存器是
处理（参见图3）。如果A5的输入线为高电平，
然后将剩余的地址输入线用于
32地点选择内存小节
对应于每个输入或通道的数量
输出流。由于在控制寄存器解释
2-5
QQ：2880707522 复制
