【CMOS ST- BUSTM家庭MT89L80数字开关数据表特点3.3伏电源5 V容限输入和TTL兼】,IC型号MT89L80APR,MT89L80APR PDF资料,MT89L80APR经销商,ic,电子元器件-51电子网

CMOS ST- BUS

家庭MT89L80

数字开关

数据表

特点

3.3伏电源

5 V容限输入和TTL兼容的输出。

256 ×256通道无阻塞交换

接收串行数据流以2.048 Mb / s的

每通道三态控制

每个通道的消息模式专利

非复用微处理器接口

卓联半导体公司ST- BUS兼容

低功耗：典型的15毫瓦

引脚与MT8980DP兼容

订购信息

MT89L80ANR

48引脚SSOP

MT89L80APR

44引脚PLCC

MT89L80AP

44引脚PLCC

MT89L80AN

48引脚SSOP

MT89L80APR1

44引脚PLCC *

MT89L80ANR1

48引脚SSOP *

MT89L80AN1

48引脚SSOP *

MT89L80AP1

44引脚PLCC *

*无铅雾锡

磁带&卷轴

管

磁带&卷轴

管

2006年9月

-40 ° C至+ 85°C

描述

这VLSI CMOS器件是专为开关

PCM编码的话音或数据，根据微处理器

控制，在现代数字交换机， PBX或中心

办公室。它提供了多达并发连接

256的64 kbit / s的信道。每8个串行输入

并输出由32的64 kbit / s的信道

复用，以形成一个2048 kbit / s的ST-总线流。在

此外， MT89L80提供微处理器读

并写上个人的ST- BUS渠道。

应用

按键电话系统

PBX系统

中小型语音交换系统

C4i

F0i RESET V

ODE

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

串行

并行

变流器

数据

内存

FRAME

计数器

产量

MUX

并行

串行

变流器

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

控制寄存器

连接

内存

控制界面

DS CS R / W A5 /

DTA D7 /

集体安全条约组织

**仅48引脚SSOP

图1 - 功能框图

卓联半导体公司

卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。

MT89L80

数据表

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

STi3

STi4

STi5

STi6

STi7

F0i

C4i

STo3

STo4

STo5

STo6

STo7

DTA

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

RESET

F0i

C4i

读/写

44引脚PLCC

集体安全条约组织

ODE

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

读/写

48引脚SSOP

（ JEDEC MO- 118 ， 300MIL宽）

图2 - 引脚连接

引脚说明

针＃

PLCC SSOP

名字

DTA

描述

数据确认

（可承受5V三态输出）。此低电平有效输出

指示的数据总线传输完成。一个上拉电阻，需要在此

输出。

3-5

7-11

3-5

7-11

12,36

STi0-2 ST-总线输入0到2

（可承受5V电压输入）。串行数据输入流。这些流

有2.048兆比特/秒的数据率与32个信道。

STi3-7 ST-总线输入3至7

（可承受5V电压输入）。串行数据输入流。这些流

可具有2.048 Mbit / s的同32channels数据速率。

+3.3伏电源。

RESET复位装置

（可承受5V电压输入）。该引脚仅适用于48引脚SSOP

package.This低电平输入使器件处于复位状态。它清除内部

计数器和寄存器。所有ST段总线输出设置为高阻抗状态。在

正常操作。 RESET引脚必须保持为低电平至少100nsec重置

该设备。内部上拉。

F0i

帧脉冲

（可承受5V电压输入）。这是将输入的帧同步脉冲

对于2048 kbit / s的ST -BUS流。在此输入低导致内部计数器

复位C4I的下一个负向翻转。

卓联半导体公司

MT89L80

引脚说明（续）

针＃

PLCC SSOP

15-17

19-21

25-27

29-33

35-39

41-43

16-18

20-22

27-29

31-35

25,37

38-42

44-46

名字

C4i

A0-2

A3-5

读/写

D7-D5

D4-D0

描述

数据表

4.096 MHz时钟

（可承受5V电压输入）。 ST- BUS位单元的边界趴在备用

该时钟的下降沿。

地址0-2 /输入流8-10

（可承受5V电压输入）。这些输入的

地址线的微处理器接口。

地址3-5 /输入流11-13

（可承受5V电压输入）。这些输入的

地址线的微处理器接口。

数据选通

（可承受5V电压输入）。这是输入用于在所述活性高数据选通

微处理器接口。

读/写

（可承受5V电压输入）。这是输入对上的读/写信号

微处理器接口 - 高读取，低写入。

芯片选择

（可承受5V电压输入）。这是输入为低电平有效的芯片选择上

微处理器接口

数据总线

（ 5 V容限I / O）：这是对的双向数据引脚

微处理器接口。

数据总线

（ 5 V容限I / O）：这是对的双向数据引脚

微处理器接口。

地面上。

STo7-3 ST- BUS输出7 3

（可承受5V电压的三态输出）。这些引脚为

8 2048 kbit / s的ST -BUS输出流。

STo2-0 ST- BUS输出2若要0

（可承受5V电压的三态输出）。这些引脚为

8 2048kbit / s的ST -BUS输出流。

ODE

输出驱动器启用

（可承受5V电压输入）。如果输入保持高电平， STo0 ， STo7

输出驱动器的正常工作。如果该输入为低时， STo0 - STo7输出驱动器进入

其高阻抗状态。

NB ：

即使当ODE高，通道上的STo0 - STo7

输出可以由软件控制的高阻抗。

控制ST- BUS输出

（可承受5V电压输出）。 256位上的这个ST-总线每帧

输出包含在连接内存高的256个单元中位1的值。

无连接。

集体安全条约组织

6, 18, 6, 19,

28, 40 30, 43

功能说明

在最近几年，出现了在电话的趋势朝着数字交换，特别是在伴随

软件控制。同时，出现了在系统的体系结构的趋势朝着分布式处理或

多处理器系统。

根据这些趋势，卓联公司已制定了ST- BUS （串行通信总线）。这种总线架构可

可以使用两个在软件控制的数字语音和数据交换，以及用于处理器之间的通信。该

用于切换和在处理器间通信完全集成，以允许简单的一般

目的体系结构适用于未来的系统。

卓联半导体公司

MT89L80

数据表

该ST-总线的串行数据流的连续的2048 kbit / s的操作和设置在125

全帧

其中包含32个8位通道。卓制成品多个设备的接口的ST-总线的;关键

设备为所述MT89L80芯片。

该MT89L80可以切换从ST- BUS输入通道的数据通道上的ST- BUS输出，

同时允许其控制微处理器读取ST- BUS输入通道或写上ST-渠道

总线输出（消息模式）。到微处理器，所述MT89L80看起来像一个存储器外围。该

微处理器可以写入MT89L80建立输入ST -BUS渠道之间交换连接

输出ST-总线通道，或发射的输出ST-总线信道的消息。通过从MT89L80读取，该

微处理器可以从ST- BUS输入通道接收消息或检查其交换连接

已经建立。

通过整合双方交换和处理器间通信时， MT89L80允许系统使用分布式

处理，并在一个ST-总线架构切换语音或数据。

硬件描述

在2048 kbit / s的串行数据在八个ST- BUS输入（ STi0到STi7 ）接收和串行数据在传输

8 ST- BUS输出（ STo0到STo7 ）。每个串行输入接受32个信道的数字数据，每个信道

含有可代表一个PCM编码的模拟/语音样本通过一个编解码器提供一个8位的字（如

卓联公司的MT8964 ）。

这个串行输入字被转换成并行数据，并存储在256× 8的数据存储器。在数据位置

内存是与特定的ST- BUS输入流的特别通道有关。这些位置可以被读

通过控制芯片上的微处理器。

在连接存储器，它被分成高和低的部分，位置与特定ST-总线相关联的

输出流。当信道是由于要在一个ST-总线输出或者传送的，该信道的数据可以

可以从一个ST-总线输入切换，或者可以由微处理器起源。如果数据是从输入的切换，

然后与输出信道相关联的连接内存低位置的内容被用于地址

数据存储器。此数据存储器地址对应于所输入的ST-总线流的信道在其上

用于数据切换到了。如果该数据为输出信道从微处理器起源（消息模式），

然后将连接内存低位置与输出信道相关联的内容直接被输出，

并且该数据被输出重复一次帧的信道，直到微处理器干预。

连接存储器数据被接收时，通过控制接口，在D7到D0 。控制接口还接收

地址信息在A5至A0和处理该微处理器的控制信号CS， DTA， R / W和DS 。有

两部分的数据存储器或连接内存的任何地址。高位位来自控制

寄存器，它可以被写入或从通过控制接口读取。的低阶位来的地址

直接线。

控制寄存器也使该芯片能够播放所有的ST- BUS输出的消息（即把每个通道

进入消息模式），或者分裂的内存，使读取距离数据存储器和写操作的

连接内存不足。连接存储器高决定了各个输出通道是否在

消息模式，并且允许各个输出通道进入一个高阻抗状态，从而使阵列

MT89L80s到构成。它也控制CSTO销。

所有ST段总线定时从两个信号C4I和F0i而得。

卓联半导体公司

MT89L80

十六进制地址

00 - 1F

位置

控制寄存器*

通道0

通道1

通道31

数据表

*写入控制寄存器是唯一快速的交易。

内存和数据流是特定网络版由控制寄存器中的内容。

图3 - 地址存储器映射

软件控制

控制接口上的地址线给访问控制寄存器直接或者，取决于

的控制寄存器的内容，以连接存储器或数据存储器的高或低的部分。

如果地址线A5是低，则控制寄存器，而不管其他地址线寻址（参见图3）。如果

A5是高，那么地址线A4 -A0选择的存储位置相对应的信道0-31为存储器

并流中的控制寄存器选择。

在控制寄存器中的数据由模式控制位，存储器选择位和流地址位（见

图。 4）。内存选择位允许连接内存高或低，或由数据存储选择，并

流地址位定义ST-总线输入或输出流中的一个。

位的控制寄存器7允许拆分内存操作 - 读取距离数据存储器和写操作的

连接内存不足。

另一种模式控制位，第6位，使每一个输出流为主动消息模式每个输出通道;即，

所述连接内存低的内容是对ST-总线输出流输出一次帧，除非

ODE引脚为低电平。在这种模式下，芯片的行为如同位2和位0的每个连接存储器高的位置是1的

不管实际值。

（未使用）

模式

控制

位

内存

SELECT

位

流

地址

位

名字

描述

内存分割为1时，所有后续的读取距离数据存储器和写操作的连接

除了当控制寄存器再次访问内存不足。当0 ，内存

选择位指定后续操作的内存。在任一情况下，流

地址位选择它由可用内存的款。

卓联半导体公司