【CMOS ST- BUSTM家庭MT8985增强型数字式开关数据表特点256 ×256通道无阻塞交换】,IC型号MT8985,MT8985 PDF资料,MT8985经销商,ic,电子元器件-51电子网

CMOS ST- BUS

家庭

MT8985

增强型数字式开关

数据表

特点

256 ×256通道无阻塞交换

宽带可编程帧的完整性

频道

自动识别ST- BUS的/ GCI接口

背板

每通道三态控制

获得专利的消息模式

非复用微处理器接口

+5 V单电源

提供DIP- 40 ， PLCC - 44和QFP -44

套餐

引脚与MT8980设备兼容

订购信息

2005年9月

MT8985AE

40引脚PDIP

管

MT8985AP

44引脚PLCC

管

MT8985AL

44引脚MQFP盘

MT8985APR 44引脚PLCC

磁带&卷轴

MT8985AP1 44引脚PLCC *管

MT8985APR1 44引脚PLCC *带&卷轴

MT8985AE1 40引脚PDIP *

管

MT8985AL1 44引脚MQFP *盘

*无铅雾锡

-40 ° C至+ 85°C

开关（DX）。它的引脚与MT8980D兼容，

保留所有的MT8980D的功能。这VLSI

设备是专为开关PCM编码的语音

或数据，在微处理器控制下，在数字

交流，

集团电话

和

任何

ST -BUS / MVIP

环境。它提供了用于同时连接

高达256的64kb / s的信道。每8个串行的

输入和输出，包括32 64 kbit / s的信道

复用，以形成一个2048 kbit / s的数据流。作为主要的

在开关应用中的功能，该装置提供

每信道的变量或常数之间的选择

吞吐量延迟。不断的吞吐延迟

功能允许分组信道，如ISDN H0为

通过该装置保持被切换其

序列的完整性。该MT8985是理想的培养基

尺寸混合语音/数据交换和语音处理

应用程序。

应用

中等大小的数字交换矩阵

Hyperchannel开关（例如， ISDN H0 ）

ST -BUS / MVIP

接口功能

串行总线控制和监视

集中式语音处理系统

数据多路复用器

描述

该MT8985增强型数字式开关设备是

流行的MT8980D数字的升级版

C4i

F0i

ODE

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

串行

并行

变流器

数据

内存

FRAME

计数器

产量

MUX

并行

串行

变流器

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

控制寄存器

连接

内存

控制界面

DS CS

R / W A5 /

DTA D7 /

集体安全条约组织

图1 - 功能框图

卓联半导体公司

卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。

MT8985

更改总结

下表捕获从2005年5月号的变化。

页面

项

图3 - “内存地址映射”

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

数据表

变化

更正地址存储器映射

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

VSS

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

STo3

STo4

STo5

STo6

STo7

VSS

DTA

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

读/写

集体安全条约组织

ODE

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

VSS

40引脚塑料DIP

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

读/写

44引脚PLCC

图2 - 引脚连接

卓联半导体公司

读/写

44引脚QFP

6 5 4 3 2 1 44 43 42 41 40

18 19 20 21 22 23 24 25 26 27 28

MT8985

引脚说明

针＃

DIP

PLCC QFP

数据表

名字

描述

2-9

DTA

数据确认

（开漏输出）。此低电平有效输出指示

数据总线传输完成。一个上拉电阻，需要在此输出。

3-5 41-43 STi0-

ST- BUS输入0 7 （输入）。

串行数据输入流。这些流有32

7-11 1-5

STi7渠道的2.048 Mbit / s的数据传输速率。

F0i

+5伏电源轨。

帧脉冲（输入）：

这个输入接受并自动identi音响ES框架

同步信号，根据不同的底板特定网络连接的阳离子格式化

如ST -BUS和GCI 。

时钟（输入）。

4.096 MHz的串行时钟输入和输出数据流的数据移位。

C4i

13-18 15-17 9-11 A0-A5

地址0 5 （输入）。

这些行提供的地址， MT8985内部

19-21 13-15

寄存器。

数据选通（输入）。

这是输入用于在所述活性高数据选通

微处理器接口。该输入与CS操作，使内部读写

写代。

读/写（输入）。

此输入控制的数据总线的方向（ D0-D7 ）

在微处理器访问。

片选（输入）。

低电平输入使微处理器读或写

控制寄存器或内部存储器。

读/写

22-29 25-27 19-21 D7-D0

数据总线7到0 （双向）。

这些引脚提供微处理器对数据的访问

29-33 23-27

在内部控制寄存器，内存连接高，连接内存低和数据

内存。

地轨。

31-38 35-39 29-33 STo7-

ST- BUS输出7比0 （三态输出）。

串行数据输出流。这些

41-43 35-37 STo0流被以2.048 Mbit / s的数据速率由32个信道。

ODE

输出驱动使能（输入）。

这是一个输出使能对STo0到STo7串行

输出。如果输入为低电平STo0-7是高阻抗。如果输入为高电平每个

信道仍然可以通过软件控制来投入高阻抗。

集体安全条约组织

控制ST- BUS输出（输出）。

这个输出是2.048 Mb / s的线路，其中包含

256位每帧。各比特的电平由CSTO位的内容控制

在连接内存高的位置。

无连接。

6, 18, 12,22

34,

28,

卓联半导体公司

MT8985

功能说明

数据表

同的语音，视频和数据服务集成到同一个网络中，一直存在的需求日益增加

对于系统，保证在N个数据X 64千比特/ s的速率保持帧序列的完整性，同时被运送

通过时隙交换电路。现行规定要求进行时隙交换设备

恒吞吐量延迟切换，同时保证最小延迟的语音通道。

的MT8985设备提供这两种功能，并且允许基于所述MT8980D现有的系统是容易

升级以保持数据的完整性，同时多通道数据被传输。该设备被设计为

开关64 kbit / s的PCM或N ×64 kbit / s的数据。的MT8985可以提供用于数据应用的两帧的完整性和

最小吞吐量切换时延的语音应用程序对每个通道的基础。

通过使用卓消息模式能力，微处理器可以访问的每对输入和输出时隙

通道的基础上，以控制诸如卓MT8972 ，ISDN收发器和T1 / CEPT中继接口设备

通过对ST - BUS接口。不同的数字背板可以通过MT8985设备，而无需用户的接受

干预。的MT8985设备提供了一个内部电路，可以自动识别极性和格式

帧同步输入信号兼容ST- BUS和GCI接口。

设备操作

该MT8985装置的功能框图如图1所示的串行ST-总线流操作

连续地以2.048 Mb / s的和被安排在125

全帧，每帧包含32个8位通道。八个输入

（ STi0-7 ）和8个输出（ STo0-7 ）的串行流中的MT8985设备允许一个完整的256 ×256提供

通道不堵塞开关矩阵来构造。该设备的串行接口时钟是4.096兆赫，如

在ST- BUS和GCI特定网络连接所需的阳离子。

数据存储器

接收到的串行数据转换成并行格式，通过芯片上的串行到并行的转换器和存储

依次在256位数据存储器。连续编址的数据存储器是由产生

这是通过对输入8 kHz的帧脉冲（ F0i ）标识传入的帧边界复位内部计数器

串行数据流。

取决于信息的类型进行切换，所述MT8985设备可以被编程为执行时隙

交换功能与对每个通道的基础上通过不同的延时功能。对于语音应用，

可变延迟模式可以被选择以确保输入和输出数据之间的最小吞吐量延迟。在

多个或分组的信道的数据的应用中，恒定延迟模式可以选择保持的完整性

通过开关的信息。

数据上的串行数据流输出可能有两个来源：数据存储器或存储连接。地点

在连接存储器，它被分成高，低部位，都与特定的ST总线的输出相关联的

流。当信道是由于上一个ST-总线输出将被发送，该信道的数据可以是

来自ST-总线输入（连接模式）切换，或者它可以来自微处理器（消息

模式）。如果一个信道被配置在连接模式下，输出数据的源是数据存储器。如果一个

信道被配置在消息模式中，输出数据的源是所述连接存储器低位。数据注定

用于在串行输出流的特定信道是从数据或连接存储器低位在读

先前的信道的时隙。这允许足够的时间用于存储器访问和内部并行到串行转换。

连接和消息模式

在连接模式下，输入信号源的所有输出通道的地址被存储在连接存储器低。

在连接存储器低位位置被映射到对应于输出的64kb / s信道的每一个位置。该

在数据存储器的指定地址的内容，然后转移到并行到串行转换器。通过

具有输出通道通过所述连接存储器到指定输入信道，用户可以路由相同

输入通道到几个输出通道，允许在交换机的广播设施。

卓联半导体公司

MT8985

数据表

在消息模式中的CPU的数据写入到对应于所述输出链路的连接存储器低位位置

和信道号。在连接存储器低位的内容被传输到并行到串行转换器

一个信道之前，它是将被输出。该连接内存低数据传输每帧输出，直到它

由CPU改变。

每通道功能的MT8985可通过连接存储器高比特，其控制

确定各个输出通道是否入选的具体条件，如：消息或连接

模式，变量或常量的吞吐量延迟模式下，输出驱动使能或三态状态。此外，

该内存连接提供高一位，允许用户控制集体安全条约组织输出引脚的状态。

如果输出信道被设置为三态条件下， TDM串行数据流的输出将被放置在高阻抗

在该信道的时间。除了每通道三态控制，对TDM输出所有通道可

置于高阻抗一次拉动ODE输入引脚为低电平。这将覆盖个人per-

在连接存储器高比特频道节目。

在连接存储器的数据通过微处理器接口的D0-D7线接收。的寻址

MT8985内部寄存器，数据和连接存储器通过地址输入管脚被执行和某些位

该设备的控制寄存器。来自控制寄存器的高阶地址位，其可以被写入或

读通过微处理器接口。的低位地址位直接来自外部地址

线路输入。在设备上的细节处理，请参阅软件控制和控制寄存器的描述。

串行接口时序

该MT8985主时钟（ C4I ）是2.048 MB为4.096 MHz，从而可以串行数据链路配置/ s的是

实现的。该MT8985的帧同步脉冲可以根据ST- BUS和GCI接口进行格式化

规格;即，帧脉冲可以在高（ GCI）或低（ ST-总线）是活动的。该MT8985设备

自动检测输入帧脉冲的存在，并确定在串行背板本类型

界面。当确定连接到串行端口的正确接口，内部定时单元建立

相应的串行数据比特传输和采样边缘。在ST- BUS模式下，每秒下降的4.096的边缘

MHz的时钟标志位边界和输入数据由上升沿，三季度进入移入

位单元。在GCI模式下， 4.096 MHz时钟每一秒上升沿标志，同时数据的位边界

下降沿期间进行采样，在三季度的位边界。

延迟通过MT8985

从所输入的串行数据流中的延迟通过所述的信息传输到输出串行数据流的结果

MT8985设备。通过MT8985设备的延迟根据的的V / C位选择的模式而变化

连接内存高。

可变延迟模式

在这种模式下，延迟仅取决于源和目标通道的组合，它是不

依赖于输入和输出数据流。最小延迟可实现在MT8985设备为3个时隙。在

的MT8985设备，所述信息是在相同的信道位输出作为信息输入

（位置n）时，相对于帧的脉冲，将输出在下一帧（通道n ，帧n + 1 ）。同样的，如果出现

输入信道必须是在两个通道输出后续第（n + 1和n + 2）的通道位置的

信息被输入。

输入后切换到第三时隙中的信息已经进入装置（例如，输入信道0至

输出信道3或输入信道30以输出信道1）中，始终输出三个通道存货。

任何开关配置，提供了输入和输出通道之间的三个或更多个时隙，将有

通过延迟等于输出和输入通道之间的差异;即，通过延迟将

比一帧更小。表1示出了可能的延迟对于在可变延迟模式的MT8985设备：

卓联半导体公司

CMOS ST- BUS系列

MT8985

增强型数字式开关

特点

256 ×256通道无阻塞交换

宽带可编程帧的完整性

频道

ST -BUS / GCI的自动identi网络阳离子

背板接口

每通道三态控制

获得专利的消息模式

非复用微处理器接口

+5 V单电源

提供DIP- 40 ， PLCC - 44和QFP -44

套餐

引脚与MT8980设备兼容

问题5

1997年3月

订购信息

MT8985AE

40引脚塑料DIP

MT8985AP

44引脚PLCC

MT8985AL

44引脚QFP

-40 ° C至+ 85°C

描述

该MT8985增强型数字式开关设备是

流行的MT8980D数字的升级版

开关（DX）。它的引脚与MT8980D兼容

并保留了所有的MT8980D的功能。这

VLSI器件是专为开关PCM编码

语音或数据时，在微处理器控制下，在数字

交流，

集团电话

和

任何

ST -BUS / MVIP

环境。它提供了同时连接

对于高达256为64kb / s的信道。每八

串行输入和输出由32的64 kbit / s的

信道复用，以形成一个2048 kbit / s的数据流。

如在开关应用中的主要功能，该

器件提供每通道之间的选择

变量或常量的吞吐量延迟。恒

吞吐量延迟功能允许分组渠道

如ISDN H0通过设备进行切换

保持序列的完整性。该MT8985是

适用于中型混合语音/数据开关，

话音处理应用。

应用

中等大小的数字交换矩阵

Hyperchannel开关（例如， ISDN H0 ）

ST -BUS / MVIP

接口功能

串行总线控制和监视

集中式语音处理系统

数据多路复用器

C4i

F0i

ODE

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

串行

并行

变流器

数据

内存

FRAME

计数器

产量

MUX

并行

串行

变流器

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

控制寄存器

连接

内存

控制界面

DS CS R / W A5 /

DTA D7 /

集体安全条约组织

图1 - 功能框图

2-45

MT8985

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

STi2

STi1

STi0

DTA

集体安全条约组织

ODE

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

VSS

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

STo3

STo4

STo5

STo6

STo7

VSS

DTA

STi0

STi1

STi2

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

读/写

集体安全条约组织

ODE

STo0

STo1

STo2

STo3

STo4

STo5

STo6

STo7

VSS

40引脚塑料DIP

STi3

STi4

STi5

STi6

STi7

VDD

F0i

C4i

读/写

44引脚PLCC

图2 - 引脚连接

引脚说明

针＃

DIP

PLCC QFP

名字

描述

2-9

DTA

数据确认

（开漏输出）。此低电平有效输出指示

数据总线传输完成。一个上拉电阻，需要在此输出。

3-5 41-43 STi0-

ST- BUS输入0 7 （输入）。

串行数据输入流。这些流有32

7-11 1-5

STi7渠道的2.048 Mbit / s的数据传输速率。

F0i

+5伏电源轨。

帧脉冲（输入）：

这个输入接受并自动identi音响ES框架

同步信号，根据不同的底板特定网络连接的阳离子格式化

如ST -BUS和GCI 。

时钟（输入）。

4.096 MHz的串行时钟输入和输出数据流的数据移位。

C4i

13-18 15-17 9-11 A0-A5

地址0 5 （输入）。

这些行提供的地址， MT8985内部

19-21 13-15

寄存器。

数据选通（输入）。

这是输入用于在所述活性高数据选通

微处理器接口。该输入与CS操作，使内部读写

写代。

读/写（输入）。

此输入控制的数据总线的方向（ D0-D7 ）

在微处理器访问。

读/写

2-46

读/写

44引脚QFP

6 5 4 3 2 1 44 43 42 41 40

1819 20 21 22 23 24 25 26 27 28

MT8985

引脚说明

针＃

DIP

PLCC QFP

名字

描述

片选（输入）。

低电平输入使微处理器读或写

控制寄存器或内部存储器。

22-29 25-27 19-21 D7-D0

数据总线7到0 （双向）。

这些引脚提供微处理器对数据的访问

29-33 23-27

在内部控制寄存器，内存连接高，连接内存低和数据

内存。

地轨。

31-38 35-39 29-33 STo7-

ST- BUS输出7比0 （三态输出）。

串行数据输出流。这些

41-43 35-37 STo0流被以2.048 Mbit / s的数据速率由32个信道。

ODE

输出驱动使能（输入）。

这是一个输出使能对STo0到STo7串行

输出。如果输入为低电平STo0-7是高阻抗。如果输入为高电平每个

信道仍然可以通过软件控制来投入高阻抗。

集体安全条约组织

控制ST- BUS输出（输出）。

这个输出是2.048 Mb / s的线路，其中包含

256位每帧。各比特的电平由CSTO位的内容控制

在连接内存高的位置。

无连接。

6, 18, 12,22

28,

34,

功能说明

同的语音，视频和数据服务的整合

到相同的网络中，出现了越来越多

对于系统，确保为N的数据需求×64

kbit / s的速率，同时保持帧序列的完整性

通过时隙交换被运送

电路。现行规定要求的时隙

交换设备执行与交换

同时保证不断的吞吐延迟

最小延迟的语音信道。

该MT8985设备同时提供的功能和

允许基于MT8980D现有系统

轻松升级，以保持数据的完整性

而多个信道的数据被传输。该

设备被设计为开关64 kbit / s的PCM或的N× 64

kbit / s的数据。的MT8985可以同时提供帧

对于数据应用和最小完整性

吞吐量的语音应用切换延迟

每个通道的基础上。

通过使用敏迪消息模式功能，

微处理器可以访问输入和输出的时间

在每个通道的基础上，控制设备，例如插槽

如敏迪MT8972 ， ISDN收发器和T1 /

通过ST- BUS接口CEPT中继接口。

不同数字背板可通过接受

MT8985设备，而无需用户干预。该

MT8985设备提供了一个内部电路，其

自动identi科幻ES的极性和格式

帧同步输入信号兼容

ST- BUS和GCI接口。

设备操作

该MT8985装置的功能框图是

在图1中的串行ST-总线流示

在2.048 Mb / s的连续工作和安排

在125

宽的帧每个包含32个8位

通道。八个输入（ STi0-7 ）和8个输出

（ STo0-7 ）的串行数据流在该MT8985提供

设备允许一个完整的256× 256道是非

堵塞开关矩阵来构造。串行

该设备接口时钟是4.096兆赫，如

在ST- BUS和GCI特定网络连接所需的阳离子。

数据存储器

接收到的串行数据转换为并行

通过芯片上的串行到并行的转换格式

和顺序存储在256的位置数据

内存。顺序寻址数据

存储器是由一个内部计数器，它是产生的

由输入8kHz的帧脉冲（ F0i ）标志复位

将输入的串行数据的帧边界

流。

取决于信息的类型进行切换，

的MT8985设备可以被编程以执行

2-47

MT8985

时隙互换功能，具有不同

吞吐延迟功能在每个通道的基础。

对于语音应用的可变延迟模式

选择确保最小吞吐量延迟

输入和输出数据之间。多选或

分组信道数据的应用中，恒定

延迟模式可以选择保持完整性

通过开关的信息。

数据是在串行数据流的输出可能会

有两个来源：数据存储器或存储连接。

在连接存储器，它被分裂成位置

HIGH和LOW零件，都与特定的关联

ST- BUS输出流。当信道是由于

上一个ST-总线输出被发送，对于该数据

信道既可以从一个ST-总线切换

输入（连接方式），或者它可以来自

微处理器（消息模式）。如果一个信道是

CON组fi gured在连接模式下，源

输出数据的数据存储器。如果一个信道是

CON连接gured在消息模式下，源

输出数据的连接内存不足。数据

往在串行输出的特定频道

流从数据或连接存储器读

低以前的信道时隙中。这

允许足够的时间内存访问和内部

并行到串行转换。

连接和消息模式

在连接模式下，输入源的地址

对于所有输出通道被存储在连接

内存低。该连接内存低的位置

被映射到每个位置对应于

输出64 kb / s的信道。该数据的内容

存储器的指定地址，然后转移

到并行到串行转换器。通过具有

输出信道，以通过指定的输入通道

在连接存储器，用户可以路由相同

输入通道到几个输出通道，使

在交换机的广播设施。

在消息模式中的CPU的数据写入到

连接对应于内存低的位置

输出链路和信道号。的内容

在连接存储器低位被转移到

并行到串行转换器1的信道是对前

被输出。该连接内存低的数据

发送的每个帧的输出，直到它

由CPU改变。

每通道功能的MT8985提供

由连接存储器高位比特控制的，

这是否单独输出通道

被选定为特定网络条件，如：

消息或连接模式，可变或恒定

吞吐量延迟模式下，输出驱动使能或

三态状态。此外，该连接

存储器提供高1位，以允许用户

控制集体安全条约组织输出引脚的状态。

如果输出信道被设置为三态状态，

的TDM串行数据流的输出将被放置在高

在该通道时阻抗。此外

每通道三态控制，所有的通道

在TDM输出可以在被放置在高阻抗

一次拉动ODE输入引脚为低电平。这

覆盖各个每道程序上

在连接存储器高位。

在连接存储器的数据通过接收

微处理器接口的D0-D7线。该

寻址的MT8985内部寄存器，数据

并连接是通过执行回忆

地址输入管脚和设备的一些位

控制寄存器。高阶地址位来

从控制寄存器，它可被写入或

读通过微处理器接口。低

地址位直接来自外部

地址线输入。为设备上的信息

寻址，请参阅软件控件和控件

寄存器描述。

串行接口时序

该MT8985主时钟（ C4I ）是4.096兆赫

允许串行数据链路CON组fi guration为2.048 Mb / s的

实现的。

该

MT8985

FRAME

同步脉冲可以根据被格式化

ST- BUS和GCI接口特定网络阳离子;即，在

帧脉冲可以活动高（ GCI ）或低

（ ST-总线）。该MT8985设备自动检测

输入帧脉冲和identi音响上课的存在

背板的本串行接口上的类型。

当确定连接到正确的接口

串行端口，内部定时单元建立

相应的串行数据比特传输和采样

边缘。在ST- BUS模式，每一秒下降沿

在4.096 MHz时钟的标志位边界和

输入数据由上升沿时钟中，三

宿舍的方式进入位单元。在GCI模式，

在4.096 MHz时钟每一秒上升沿

标志着位边界在数据采样

下降沿时进行，在三季度

比特边界。

延迟通过MT8985

的信息从所输入的串行传输

流提供给所述输出串行数据流的结果，在一

延迟通过MT8985设备。通过延迟

该MT8985装置根据模式变化

在连接内存高的V / C位选中。

2-48

MT8985

可变延迟模式

在这种模式下，延迟时间为仅依赖于

源和目标信道的组合及

它不依赖于输入和输出数据流。

最小延迟可实现在MT8985设备

为3个时隙。在MT8985装置中，所述信息

即是在相同的信道位作为输出

该信息被输入（位置n）时，相对于框架

脉冲，将输出在下面的帧（信道

N，帧n + 1 ）。同样发生在输入信道

必须在两个通道输出下一

第（n + 1和n + 2）的通道位置的

信息被输入。

后的信息切换到第三时隙

输入已输入的装置（例如，输入

通道0输出通道或3通道输入30

输出信道1）中，始终输出三个通道

后来。

任何开关CON组fi guration ，提供三

输入和输出通道之间的多个时隙，

将具有通过延迟等于差

之间的输出和输入通道;即，在

通过延迟将小于一帧。表1

显示了可能的延迟，在MT8985设备

可变延迟模式：

输入

通道

产量

通道

中m = n ， n + 1个或

n+2

m>n+2

输出帧N + 2 。在不断的延迟模式下，

设备的吞吐量延迟是根据计算出的

下式：

DELAY = 32 + （ 32 - IN） + （ OUT - 1 ） ];

（在时隙数表示）

其中：

IN是输入时隙的数目

（从1到32）。

OUT为输出时隙的数目

（从1到32）。

微处理器端口

该MT8985的微处理器端口具有引脚

与敏迪MT8980数字开关设备兼容性

提供非多路复用的总线结构。该

并行端口由一个8位的并行数据总线的

（ D0-D7 ），六地址输入线（A0 - A5）和四

控制线（ CS，DS， R / W和DTA）。这种并行

微创允许访问控制寄存器，

连接存储器高，连接内存低

和数据存储器。所有地点都读/写

除了数据存储器只能被读取。

从微创向连接访问

存储器和数据存储器的复用

从输入和输出TDM端口的访问。这

可引起可变数据确认延迟（ DTA）。

在MT8985装置中，差热分析的输出提供了一个

800 ns（最大值）确认延迟

读/在连接内存写入操作。

然而，在数据存储操作

（消息模式），最高应答

延迟可以是1220纳秒。

位置

控制寄存器

通道0

通道1

通道31

吞吐量延迟

M-N + 32个时隙

米 - 正时隙

m<n

32- （ N-M）个时隙

表1

恒延迟模式

在这种模式下帧的完整性被维持在所有

通过利用多个开关CON连接gurations

数据缓冲内存技术，其中输入通道

帧期间写入任何缓冲器的N值将

在帧N + 2读出。在MT8985中，

最小吞吐量延迟兴实现，能够在恒压

延迟模式将是32个时隙;例如，当

输入的32个时隙（信道31）被切换到输出

时隙1（信道0）。同样地，最大延迟

实现时的网络连接第一个时隙中的一个帧

（通道0）切换到上一个时隙中的

帧（信道31 ），因此在第94个时隙

延时。

概括地说，从输入帧N的任何输入时隙

将始终切换到目标时隙上

图3 - 地址存储器映射

注： "x"无所谓

软件控制

微处理器接口上的地址线

给访问MT8985内部寄存器和

回忆。如果A5 ， A1 ， A0地址线输入是

2-49