ISO- CMOS ST- BUS 产品系列
MT8982
小型数字开关（ MiniDX ）
特点
ST -BUS / GCI兼容的开关矩阵
64路无阻塞交换时间
2× 32通道串行输入和输出
每通道三态控制
4针串行微处理器接口
获得专利的消息模式
低功耗（ 10毫瓦）
单5伏电源
第6期
1995年5月
订购信息
MT8982AC
16引脚陶瓷DIP
MT8982AE
16引脚塑料DIP
MT8982AS
16引脚SOIC
MT8982AN
20引脚SSOP
-40至+ 85°C
描述
该MT8982小型数字开关（ MiniDX ）是一个非
堵CMOS定时开关，容量高达
64 - 8位时分复用（ TDM ）编码
话音或数据信道。它是一种尺寸优化的版本
敏迪的成功MT8980D数字交换机，
提供在成本敏感的切换能力
应用，如电话机和数字键
系统。 TDM信接口设备是通过两个
对2048 kbit / s的串行数据流以32 64 kbit / s的
每个流道（ ST - BUS ） 。串行微创
提供对设备的访问，用于编程
所需的连接。
该系列是微创
以最常见的微控制器兼容。该
唯一的消息模式功能使MT8982
作为一个控制器，用于MITEL的其他成员
ST- BUS系列组件。
应用
对成本敏感的数字开关的应用
数字按键电话系统
GCI / ST- BUS转换
ST- BUS设备控制接口
ISDN话机支持电路
处理器间通信
STi0
STi1
串行
to
并行
变流器
64 x 8
数据存储器
产量
MUX
并行
to
串行
变流器
STo0
STo1
F0i
C4i
F0o
地址
计数器
地址
MUX
数据
MUX
RxD/CSTi0
的TxD / NC
SCLK/CSTi1
CS / CMS
MPS
地址
MUX
ODE
串行
微创
64 x 9
连接内存
3-State
控制
图1 - 功能框图
2-31
MT8982
ISO- CMOS
STi0
STi1
STo0
STo1
RxD/CSTi0
的TxD / NC
SCLK/CSTi1
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
ODE
IC
MPS
F0o
F0i
C4i
CS
STi0
STi1
NC
STo0
STo1
RxD/CSTi0
的TxD / NC
NC
SCLK/CSTi1
VSS
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VDD
ODE
IC
MPS
F0o
NC
F0i
NC
C4i
CS
16引脚CERDIP /塑料/ SOIC
20引脚SSOP
图2 - 引脚连接
引脚说明
针＃
名字
16
1-2
3-4
5
20
1-2
4-5
6
STi0-
STi1
STo0-
STo1
RXD /
CSTi0
TDM串行输入0和1 （输入） 。
包含32个8位的2048 kbit / s的输入数据流
频道同步F0i 。
串行TDM输出0和1（输出） 。
含有32 2048 kbit / s的输出数据流
8位通道同步F0i 。
收到的数据/控制流输入0 （输入） 。
当MPS低，该引脚接收串行
微创数据在时钟的边缘SCLK上升沿。当MPS高，该引脚接收
包含32个8位的信道2048 kbit / s的串行TDM流，其被写入到
连接对应STo0内存位置。
发送数据（输出） 。
当MPS低，串行微创数据同步输出该引脚
通过SCLK的下降沿。当MPS是这个高输出无效。
串行微创时钟/控制流输入1 （输入） 。
当MPS低，该引脚
接收其经由串行微创用于时钟数据到/从一个微控制器的时钟。
当MPS高时，此引脚接收到包含32个8位2048 kbit / s的串行TDM流
信道，其被写入到对应于STo1的连接的存储单元。
电源输入。
负电源（地） 。
片选（输入） 。
当MPS低，该引脚上的低使能串行微创。一
高该引脚上禁用RxD和TxD脚三态。当MPS高，该引脚必须为低。
TDM串行时钟（输入） 。
此时钟输入用于时钟的TDM数据移入和移出的
该设备并刷新了内部动态RAM 。时钟频率为4.096 MHz和数据
是主频在C4I四分之三的方式，通过一个位周期的上升沿。
帧脉冲（输入） 。
这个输入是帧同步脉冲为2048千比特/秒
串行TDM流。它可以是有源低斯特拉德林帧边界（ST- BUS）或
在时隙5 （GCI）的开始活性高。
帧脉冲（输出） 。
该引脚输出的帧脉冲相反的格式F0i （ GCI
或ST -BUS ）延迟或提前通过网络连接已经通道。
微创选择（输入） 。
当该引脚保持低电平时，串行微创处于正常模式。
当该引脚为高电平时，微创是串行总线模式。
内部连接。
绑到V
SS
以进行正常操作。
输出驱动使能（输入） 。
当该引脚为高电平时， STo0和STo1输出驱动器
正常工作。当该引脚为低电平， STo0和STo1处于三态。
NB ：
当ODE为高，则STo0和STo1个别信道可以根据三态
软件控制。
电源输入。
正电源。
无连接。
描述
6
7
7
9
TXD
SCLK /
CSTi1
8
9
10
10
11
12
V
SS
CS
C4i
11
14
F0i
12
13
14
15
16
17
18
19
F0o
MPS
IC
ODE
16
20
3,8,
13,15
V
DD
NC
2-32
ISO- CMOS
功能说明
该MT8982 （ MiniDX ）提供符合成本效益的时间
对于小规模的应用程序切换能力
利用多达两个串行时分复用
时分复用（TDM ）数据流。每个TDM流由32 64
kb / s的信道，给MiniDX最大
64个通道的能力。输入帧信号
既可以是ST-总线或GCI帧脉冲。该
MT8982将输出延迟或提前框架
脉冲以相反的格式，以允许转换
在两种格式之间。
该MiniDX可以从任何通道在一个切换数据
两个串行输入TDM数据流的任何通道中
两个串行输出的TDM数据流之一。该
微控制器控制所述MiniDX写入
MT8982内存连接建立
所需输入的TDM信道之间的连接
与该选择的输出的TDM信道（多个） 。读书
在连接内存，微控制器可以检查
交换连接，这已
确立。
该MiniDX还可以在消息模式下运行
其中，微控制器发送的数据
TDM串行流。微控制器写入到
MT8982连接存储器上进行发送的数据
所需的输出TDM信道。读取数据
该MT8982的内存允许微控制器
接收来自TDM输入通道的消息。这些
操作对于其他的ST- BUS控制是有用的
部件或用于处理器之间的通信。
MT8982
格式化的帧脉冲为高电平的开头
时隙5 （相对于MT8982 ）和空闲状态为低电平。
的MT8982自动确定的类型
从闲置了网络的水平帧脉冲时钟已经
周期。一个ST -BUS格式的帧脉冲复位
内部地址计数器为零。一个GCI格式
帧脉冲重置计数器连接已经。
F0o输出的帧脉冲在相反的格式。如果
F0i是ST-总线格式的帧脉冲， F0o将是一个
延迟网络GCI格式帧脉冲渠道已经
后F0i 。如果F0i是GCI格式的帧脉冲， F0o
将延迟了ST-总线格式帧脉冲
27个频道（ 32-5 ） 。
在正常操作期间的每个第二下降沿
时钟标记的时隙边界和所述输入
数据由上升沿，四分之三移入
的方式进位单元。主时钟必须
是4.096兆赫的F0o信号是有效的，并
收到GCI格式F0i 。
数据被输出到一个TDM串行输出
信道可来自两个来源;数据
内存或内存连接。如果一个信道是
CON组fi gured在连接模式下，输出源
数据是数据存储器。如果通道CON连接gured
在消息模式中，输出数据的源是
在连接内存。去往特定数据
在串行输出链路信道是从读
在前面的通道数据或连接存储
时隙。这使得对延迟RAM访问和
并行 - 串行转换。
每个输出数据
信道也可以被放置在三态模式。
当输出信道处于连接模式，则
TDM的输出数据从数据存储器中读
指向的位置由存储在64x8的地址
位连接内存。
该内存连接
位置被顺序寻址，每
位置对应于输出的TDM链路/
通道。在信道时间之前的数据是被
输出，每个连接存储器中的内容
位置输出到数据地址总线
内存。该数据存储器的内容
选择的地址，然后转移到并联
并 - 串转换器。并行 - 串行转换器
在输出端上的TDM串行数据流
正确的信道时间。通过具有输出信道
指定输入信道，用户可以路由的
相同的输入通道到几个输出通道。这
功能是用于广播或资源有用
通道使用。
硬件描述
TDM接口
该MT8982不断接收TDM串行数据
2048 kbit / s的通过两个串行输入。这些串行
流然后被转换成并行格式，并
在64x8顺序存储位数据存储器。该
序列寻址是通过内部产生的
这是通过对输入8 kHz的帧脉冲复位计数器
（ F0i ），这标志着该帧边界
传入的串行数据流。这个计数器递增
与每个时隙以便它匹配的二进制计数
的输入的数据的时隙。在TDM
时隙数总是对应于ST- BUS
通道位置。一个额外的地址位用于
两个输入数据流之间的区分。
输入8kHz的帧脉冲可以是ST- BUS
或GCI格式。一个ST -BUS格式的帧脉冲
是低电平有效信号，跨在框架
边界。它空闲时为高电平的时间休息。一个GCI
2-33
MT8982
ISO- CMOS
微控制器接口
的MT8982经由同步，串行控制
微创。该微创与英特尔的兼容
MCS- 51串行端口模式0特定连接的阳离子，摩托罗拉
串行外设接口（SPI ）特定网络连接的阳离子，和
美国国家半导体的微丝特定连接的阳离子。
港口
由一个发送数据线（TXD ）的，一个接收数据
行中（RxD ） ，芯片选择线（ CS） ，和一个
同步时钟输入（SCLK ） 。
所有的记忆
在MiniDX位置和控制功能
通过此端口访问。该微创也可
被骗子科幻gured串行总线模式下数据
读入内存连接以同样的方式
作为STi0和STI1的时钟到数据存储器。
在串行模式下微创， CS必须为低电平，以使
微创访问。 SCLK时钟的串行微创
或缩小，通过RXD和TXD ， LSB首先连接数据。该
当它处于非活动状态TXD输出驱动器为三态。这
允许RxD和TxD脚连接在一起的
作为英特尔8051采用单一的TxD / RxD线上
微控制器。图3示出一个串行微创
访问周期。
一个微创存取周期（微循环），以一个
在CS下降沿。八位数据的时钟
到RXD由SCLK的上升沿。其中的两个
8位表示是否微循环操作
是读还是写，位，其余用于
寻址。这8位被德网络定义为
命令/地址字节（表1） 。如果microcyle
操作被写入时，另一个8位时钟
当输出信道是在消息模式中，
从数据的输出信道始发
微控制器。微控制器将数据写入到
其对应于连接存储位置
输出链路和信道号。的内容
在连接存储器直接传送到
收到的串行 - 并行转换器1的信道时间
是要被输出。该连接存储器的数据输出
MSB音响首先，重复每帧一次，直到它
由微控制器改变。
如果输出通道CON组fi gured三态模式，
的TDM串行数据流的输出将被放置在高
在该通道时阻抗。此模式是
通过CON连接guring通道连接到输入
模式，然后设置三态控制位。所有
在两个输出的TDM数据流的通道可以是
拉销16 （ ODE）低三态。这个覆盖
个别信道编程。
数据连接和记忆是动态的
回忆。它们被顺序刷新
通过C4I寻址产生。
RXD
命令/地址
数据输入/输出
命令/地址
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
TXD
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
SCLK
CS
访问之间的最小延迟为3.0
微秒。
迷你DX： - 锁存器收到在SCLK的上升沿数据
- 输出传输在SCLK的下降沿数据
CS的下降沿表明一个命令/地址字节将被传输。随后的字节总是数据。
随后写microcycles可能会流不提高CS 。 CS必须经过一个读微循环高。
图3 - 串行微创时序
2-34
ISO- CMOS
到RXD被下一个8 SCLK的上升沿
周期。如果该操作是一个读操作，8个数据位
由下一个下降沿从时钟的TxD
8个SCLK周期。 CS三态的上升沿
最后发送的比特后TXD 。
连续写microcycles可以发生，而
CS仍然很低，每个微循环继
命令/地址字节后跟一个序列
数据字节。 CS必须经过一个读微循环高。
注意，命令/地址字节必须总是
按照高到CS低电平的转换。
当MPS输入被拉高， CS输入
是拉低时，微创放入串行总线
模式。引脚RxD和SCLK成为CSTi0和
CSTi1 ，分别与被CON连接gured为2048千比特/
s的每一个32通道的串行数据流。该框架
和时隙边界由F0i和确定
C4 。上CSTi0和CSTi1每个信道被存储在
对应于该连接的存储器地址
链路和信道号。该数据存储器和
连接存储器不能被读取时的微创
在串行总线模式。
定时装置
MT8982
在每个TDM时隙， 8个读或写
在内部发生的MT8982操作。这些都是
如图4所示的过程中前两个比特周期，
在先前时隙上接收的两个数据
输入TDM数据流加载到数据存储器。
位周期2和图6是串行微创接入
窗口;数据可以被读取或写入的任何
可访问的存储器位置。在比特周期3
并且如图5所示，数据被从连接存储器的读
下一个时隙上分别链路0和1 。数据
这是由所寻址的存储器位置
先前的连接内存的读取进行访问
中的位周期4和7 。
当微创处于串行总线模式下，位周期
2和6具有稍微不同的功能。从数据
CSTi0和CSTi1先前时隙
分别被写入到相应的连接
存储器位置。
的信息从输入的TDM传输
流提供给所述输出的TDM数据流产生一个延迟
通过MT8982 。这个延迟是仅依赖
源和目的地的组合
描述
位
7
2-6
名字
流
Ch0-Ch4
流。
这是该地址的最显着的位的存储器位置是
要被访问。它所对应的TDM串行数据流中的一个（0-1） 。
通道0-4 。
这些位是网络已经在地址至少显着位的
被访问的内存位置中。这些位的二进制值对应
一个TDM信道（ 0-31 ） 。
命令中选择0-1 。
这两位德网络NE的四个命令操作
MT8982 。该命令针对的目标是去网络中定义的位的2-7
命令/地址字节。
Cmd0-Cmd1
0-0
0-1
1-0
1-1
阅读来自连接内存。
写入内存连接，并设置连接模式。
读取数据存储器。
写入内存连接，并设置消息模式。
表1.命令地址字节
描述
未使用。
输出驱动使能。
当此位被置位，寻址TDM信道放置
三态。当为低电平时，输出使能。
输入流。
这个比特去音响内斯输入TDM流从其中输出数据是
来源（ 0-1 ） 。
源通道0-4 。
这些位去音响内斯从输入信道的二进制值
其输出数据源（ 0-31 ） 。
表2.连接存储连接模式数据字节
2-35
0-1
Cmd0-Cmd1
位
7
6
5
0-4
名字
NA
ODE
的STi
SC0-SC4
ISO- CMOS ST- BUS 产品系列
MT8982
小型数字开关（ MiniDX ）
特点
ST -BUS / GCI兼容的开关矩阵
64路无阻塞交换时间
2× 32通道串行输入和输出
每通道三态控制
4针串行微处理器接口
获得专利的消息模式
低功耗（ 10毫瓦）
单5伏电源
第6期
1995年5月
订购信息
MT8982AE
16引脚塑料DIP
MT8982AS
16引脚SOIC
MT8982AN
20引脚SSOP
-40至+ 85°C
描述
该MT8982小型数字开关（ MiniDX ）是一个非
堵CMOS定时开关，容量高达
64 - 8位时分复用（ TDM ）编码
话音或数据信道。它是一种尺寸优化的版本
敏迪的成功MT8980D数字交换机，
提供在成本敏感的切换能力
应用，如电话机和数字键
系统。 TDM信接口设备是通过两个
对2048 kbit / s的串行数据流以32 64 kbit / s的
每个流道（ ST - BUS ） 。串行微创
提供对设备的访问，用于编程
所需的连接。
该系列是微创
以最常见的微控制器兼容。该
唯一的消息模式功能使MT8982
作为一个控制器，用于MITEL的其他成员
ST- BUS系列组件。
应用
对成本敏感的数字开关的应用
数字按键电话系统
GCI / ST- BUS转换
ST- BUS设备控制接口
ISDN话机支持电路
处理器间通信
STi0
STi1
串行
to
并行
变流器
64 x 8
数据存储器
产量
MUX
并行
to
串行
变流器
STo0
STo1
F0i
C4i
F0o
地址
计数器
地址
MUX
数据
MUX
RxD/CSTi0
的TxD / NC
SCLK/CSTi1
CS / CMS
MPS
地址
MUX
ODE
串行
微创
64 x 9
连接内存
3-State
控制
图1 - 功能框图
2-31
MT8982
ISO- CMOS
STi0
STi1
STo0
STo1
RxD/CSTi0
的TxD / NC
SCLK/CSTi1
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
ODE
IC
MPS
F0o
F0i
C4i
CS
STi0
STi1
NC
STo0
STo1
RxD/CSTi0
的TxD / NC
NC
SCLK/CSTi1
VSS
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VDD
ODE
IC
MPS
F0o
NC
F0i
NC
C4i
CS
16引脚塑料/ SOIC
20引脚SSOP
图2 - 引脚连接
引脚说明
针＃
名字
16
1-2
3-4
5
20
1-2
4-5
6
STi0-
STi1
STo0-
STo1
RXD /
CSTi0
TDM串行输入0和1 （输入） 。
包含32个8位的2048 kbit / s的输入数据流
频道同步F0i 。
串行TDM输出0和1（输出） 。
含有32 2048 kbit / s的输出数据流
8位通道同步F0i 。
收到的数据/控制流输入0 （输入） 。
当MPS低，该引脚接收串行
微创数据在时钟的边缘SCLK上升沿。当MPS高，该引脚接收
包含32个8位的信道2048 kbit / s的串行TDM流，其被写入到
连接对应STo0内存位置。
发送数据（输出） 。
当MPS低，串行微创数据同步输出该引脚
通过SCLK的下降沿。当MPS是这个高输出无效。
串行微创时钟/控制流输入1 （输入） 。
当MPS低，该引脚
接收其经由串行微创用于时钟数据到/从一个微控制器的时钟。
当MPS高时，此引脚接收到包含32个8位2048 kbit / s的串行TDM流
信道，其被写入到对应于STo1的连接的存储单元。
电源输入。
负电源（地） 。
片选（输入） 。
当MPS低，该引脚上的低使能串行微创。一
高该引脚上禁用RxD和TxD脚三态。当MPS高，该引脚必须为低。
TDM串行时钟（输入） 。
此时钟输入用于时钟的TDM数据移入和移出的
该设备并刷新了内部动态RAM 。时钟频率为4.096 MHz和数据
是主频在C4I四分之三的方式，通过一个位周期的上升沿。
帧脉冲（输入） 。
这个输入是帧同步脉冲为2048千比特/秒
串行TDM流。它可以是有源低斯特拉德林帧边界（ST- BUS）或
在时隙5 （GCI）的开始活性高。
帧脉冲（输出） 。
该引脚输出的帧脉冲相反的格式F0i （ GCI
或ST -BUS ）延迟或提前通过网络连接已经通道。
微创选择（输入） 。
当该引脚保持低电平时，串行微创处于正常模式。
当该引脚为高电平时，微创是串行总线模式。
内部连接。
绑到V
SS
以进行正常操作。
输出驱动使能（输入） 。
当该引脚为高电平时， STo0和STo1输出驱动器
正常工作。当该引脚为低电平， STo0和STo1处于三态。
NB ：
当ODE为高，则STo0和STo1个别信道可以根据三态
软件控制。
电源输入。
正电源。
无连接。
描述
6
7
7
9
TXD
SCLK /
CSTi1
8
9
10
10
11
12
V
SS
CS
C4i
11
14
F0i
12
13
14
15
16
17
18
19
F0o
MPS
IC
ODE
16
20
3,8,
13,15
V
DD
NC
2-32
ISO- CMOS
功能说明
该MT8982 （ MiniDX ）提供符合成本效益的时间
对于小规模的应用程序切换能力
利用多达两个串行时分复用
时分复用（TDM ）数据流。每个TDM流由32 64
kb / s的信道，给MiniDX最大
64个通道的能力。输入帧信号
既可以是ST-总线或GCI帧脉冲。该
MT8982将输出延迟或提前框架
脉冲以相反的格式，以允许转换
在两种格式之间。
该MiniDX可以从任何通道在一个切换数据
两个串行输入TDM数据流的任何通道中
两个串行输出的TDM数据流之一。该
微控制器控制所述MiniDX写入
MT8982内存连接建立
所需输入的TDM信道之间的连接
与该选择的输出的TDM信道（多个） 。读书
在连接内存，微控制器可以检查
交换连接，这已
确立。
该MiniDX还可以在消息模式下运行
其中，微控制器发送的数据
TDM串行流。微控制器写入到
MT8982连接存储器上进行发送的数据
所需的输出TDM信道。读取数据
该MT8982的内存允许微控制器
接收来自TDM输入通道的消息。这些
操作对于其他的ST- BUS控制是有用的
部件或用于处理器之间的通信。
MT8982
格式化的帧脉冲为高电平的开头
时隙5 （相对于MT8982 ）和空闲状态为低电平。
的MT8982自动确定的类型
从闲置了网络的水平帧脉冲时钟已经
周期。一个ST -BUS格式的帧脉冲复位
内部地址计数器为零。一个GCI格式
帧脉冲重置计数器连接已经。
F0o输出的帧脉冲在相反的格式。如果
F0i是ST-总线格式的帧脉冲， F0o将是一个
延迟网络GCI格式帧脉冲渠道已经
后F0i 。如果F0i是GCI格式的帧脉冲， F0o
将延迟了ST-总线格式帧脉冲
27个频道（ 32-5 ） 。
在正常操作期间的每个第二下降沿
时钟标记的时隙边界和所述输入
数据由上升沿，四分之三移入
的方式进位单元。主时钟必须
是4.096兆赫的F0o信号是有效的，并
收到GCI格式F0i 。
数据被输出到一个TDM串行输出
信道可来自两个来源;数据
内存或内存连接。如果一个信道是
CON组fi gured在连接模式下，输出源
数据是数据存储器。如果通道CON连接gured
在消息模式中，输出数据的源是
在连接内存。去往特定数据
在串行输出链路信道是从读
在前面的通道数据或连接存储
时隙。这使得对延迟RAM访问和
并行 - 串行转换。
每个输出数据
信道也可以被放置在三态模式。
当输出信道处于连接模式，则
TDM的输出数据从数据存储器中读
指向的位置由存储在64x8的地址
位连接内存。
该内存连接
位置被顺序寻址，每
位置对应于输出的TDM链路/
通道。在信道时间之前的数据是被
输出，每个连接存储器中的内容
位置输出到数据地址总线
内存。该数据存储器的内容
选择的地址，然后转移到并联
并 - 串转换器。并行 - 串行转换器
在输出端上的TDM串行数据流
正确的信道时间。通过具有输出信道
指定输入信道，用户可以路由的
相同的输入通道到几个输出通道。这
功能是用于广播或资源有用
通道使用。
硬件描述
TDM接口
该MT8982不断接收TDM串行数据
2048 kbit / s的通过两个串行输入。这些串行
流然后被转换成并行格式，并
在64x8顺序存储位数据存储器。该
序列寻址是通过内部产生的
这是通过对输入8 kHz的帧脉冲复位计数器
（ F0i ），这标志着该帧边界
传入的串行数据流。这个计数器递增
与每个时隙以便它匹配的二进制计数
的输入的数据的时隙。在TDM
时隙数总是对应于ST- BUS
通道位置。一个额外的地址位用于
两个输入数据流之间的区分。
输入8kHz的帧脉冲可以是ST- BUS
或GCI格式。一个ST -BUS格式的帧脉冲
是低电平有效信号，跨在框架
边界。它空闲时为高电平的时间休息。一个GCI
2-33
MT8982
ISO- CMOS
微控制器接口
的MT8982经由同步，串行控制
微创。该微创与英特尔的兼容
MCS- 51串行端口模式0特定连接的阳离子，摩托罗拉
串行外设接口（SPI ）特定网络连接的阳离子，和
美国国家半导体的微丝特定连接的阳离子。
港口
由一个发送数据线（TXD ）的，一个接收数据
行中（RxD ） ，芯片选择线（ CS） ，和一个
同步时钟输入（SCLK ） 。
所有的记忆
在MiniDX位置和控制功能
通过此端口访问。该微创也可
被骗子科幻gured串行总线模式下数据
读入内存连接以同样的方式
作为STi0和STI1的时钟到数据存储器。
在串行模式下微创， CS必须为低电平，以使
微创访问。 SCLK时钟的串行微创
或缩小，通过RXD和TXD ， LSB首先连接数据。该
当它处于非活动状态TXD输出驱动器为三态。这
允许RxD和TxD脚连接在一起的
作为英特尔8051采用单一的TxD / RxD线上
微控制器。图3示出一个串行微创
访问周期。
一个微创存取周期（微循环），以一个
在CS下降沿。八位数据的时钟
到RXD由SCLK的上升沿。其中的两个
8位表示是否微循环操作
是读还是写，位，其余用于
寻址。这8位被德网络定义为
命令/地址字节（表1） 。如果microcyle
操作被写入时，另一个8位时钟
当输出信道是在消息模式中，
从数据的输出信道始发
微控制器。微控制器将数据写入到
其对应于连接存储位置
输出链路和信道号。的内容
在连接存储器直接传送到
收到的串行 - 并行转换器1的信道时间
是要被输出。该连接存储器的数据输出
MSB音响首先，重复每帧一次，直到它
由微控制器改变。
如果输出通道CON组fi gured三态模式，
的TDM串行数据流的输出将被放置在高
在该通道时阻抗。此模式是
通过CON连接guring通道连接到输入
模式，然后设置三态控制位。所有
在两个输出的TDM数据流的通道可以是
拉销16 （ ODE）低三态。这个覆盖
个别信道编程。
数据连接和记忆是动态的
回忆。它们被顺序刷新
通过C4I寻址产生。
RXD
命令/地址
数据输入/输出
命令/地址
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
TXD
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
SCLK
CS
访问之间的最小延迟为3.0
微秒。
迷你DX： - 锁存器收到在SCLK的上升沿数据
- 输出传输在SCLK的下降沿数据
CS的下降沿表明一个命令/地址字节将被传输。随后的字节总是数据。
随后写microcycles可能会流不提高CS 。 CS必须经过一个读微循环高。
图3 - 串行微创时序
2-34
ISO- CMOS
到RXD被下一个8 SCLK的上升沿
周期。如果该操作是一个读操作，8个数据位
由下一个下降沿从时钟的TxD
8个SCLK周期。 CS三态的上升沿
最后发送的比特后TXD 。
连续写microcycles可以发生，而
CS仍然很低，每个微循环继
命令/地址字节后跟一个序列
数据字节。 CS必须经过一个读微循环高。
注意，命令/地址字节必须总是
按照高到CS低电平的转换。
当MPS输入被拉高， CS输入
是拉低时，微创放入串行总线
模式。引脚RxD和SCLK成为CSTi0和
CSTi1 ，分别与被CON连接gured为2048千比特/
s的每一个32通道的串行数据流。该框架
和时隙边界由F0i和确定
C4 。上CSTi0和CSTi1每个信道被存储在
对应于该连接的存储器地址
链路和信道号。该数据存储器和
连接存储器不能被读取时的微创
在串行总线模式。
定时装置
MT8982
在每个TDM时隙， 8个读或写
在内部发生的MT8982操作。这些都是
如图4所示的过程中前两个比特周期，
在先前时隙上接收的两个数据
输入TDM数据流加载到数据存储器。
位周期2和图6是串行微创接入
窗口;数据可以被读取或写入的任何
可访问的存储器位置。在比特周期3
并且如图5所示，数据被从连接存储器的读
下一个时隙上分别链路0和1 。数据
这是由所寻址的存储器位置
先前的连接内存的读取进行访问
中的位周期4和7 。
当微创处于串行总线模式下，位周期
2和6具有稍微不同的功能。从数据
CSTi0和CSTi1先前时隙
分别被写入到相应的连接
存储器位置。
的信息从输入的TDM传输
流提供给所述输出的TDM数据流产生一个延迟
通过MT8982 。这个延迟是仅依赖
源和目的地的组合
描述
位
7
2-6
名字
流
Ch0-Ch4
流。
这是该地址的最显着的位的存储器位置是
要被访问。它所对应的TDM串行数据流中的一个（0-1） 。
通道0-4 。
这些位是网络已经在地址至少显着位的
被访问的内存位置中。这些位的二进制值对应
一个TDM信道（ 0-31 ） 。
命令中选择0-1 。
这两位德网络NE的四个命令操作
MT8982 。该命令针对的目标是去网络中定义的位的2-7
命令/地址字节。
Cmd0-Cmd1
0-0
0-1
1-0
1-1
阅读来自连接内存。
写入内存连接，并设置连接模式。
读取数据存储器。
写入内存连接，并设置消息模式。
表1.命令地址字节
描述
未使用。
输出驱动使能。
当此位被置位，寻址TDM信道放置
三态。当为低电平时，输出使能。
输入流。
这个比特去音响内斯输入TDM流从其中输出数据是
来源（ 0-1 ） 。
源通道0-4 。
这些位去音响内斯从输入信道的二进制值
其输出数据源（ 0-31 ） 。
表2.连接存储连接模式数据字节
2-35
0-1
Cmd0-Cmd1
位
7
6
5
0-4
名字
NA
ODE
的STi
SC0-SC4
QQ：2881677436 复制
