MT8979
CEPT PCM 30 / CRC -4帧&接口
数据表
特点
单芯片基群速率2048 kbit / s的CEPT
收发器， CRC- 4方案
符合CCITT建议G.704
可选HDB3或AMI线路码
Tx和Rx帧和复帧同步
信号的
与32两帧缓冲弹性
微秒
抖动缓冲
帧定位和CRC错误计数器
插入和检测A， B，C ，D信号
可选的防反跳位
片上ROM中的衰减与选项ADI
编解码器
每通道，整体和远端环周围
ST- BUS兼容
订购信息
MT8979AE
28引脚PDIP
MT8979AP
44引脚PLCC
MT8979APR
44引脚PLCC
MT8979AE1
28引脚PDIP *
MT8979AP1
44引脚PLCC *
MT8979APR1 44引脚PLCC *
*无铅雾锡
管
管
磁带&卷轴
管
管
磁带&卷轴
2005年2月
ISO- CMOS ST- BUS
TM
家庭
-40 ° C至+ 85°C
描述
该MT8979是一款单芯片CEPT数字中继线
收发器符合CCITT的要求
推荐
G.704
为
数字
多工
设备。
该MT8979是制作Zarlink公司的低功耗ISO-
CMOS技术。
应用
主速率ISDN网络节点
复用设备
专用网络：交换机到交换机连接
高速计算机到计算机的连接
TxMF
C2i
F0i
RxMF
DSTI
DSTO
ADI
CSTi0
CSTi1
集体安全条约组织
V
DD
ST- BUS
定时
电路
数字
衰减器
只读存储器
2架
弹性缓冲器
与滑
控制
CEPT
链接
接口
RXD
远程
＆放大器;
数字
LOOP-
背
RXA
RXB
TXA
TXB
PCM /数据
接口
串行
控制
接口
ABCD位的RAM
相
探测器
XCTL
XST
控制逻辑
CEPT
计数器
E2i
E8Ko
V
SS
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有1997-2005 ，卓联半导体公司保留所有权利。
MT8979
数据表
28引脚PDIP
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
TXA
TXB
DSTO
NC
RXA
RXB
RXD
CSTi1
NC
NC
描述
发送（输出） ：
适合与TXB和使用分割相单极信号
外部线路驱动器和变压器构造的双极型线信号。
发送B （输出:)
适用于血栓素和使用分割相单极信号
外部线路驱动器和变压器构造的双极型线信号。
数据ST -BUS （输出） ：
其中包含了30 PCM 2048 kbit / s的串行输出数据流或
从CEPT线路接收到的数据信道。
无连接。
接收（输入） ：
从双极线路接收分相单极性信号解码
接收器。
接收B （输入） ：
从双极线路接收分相单极性信号解码
接收器。
接收数据（输入） ：
从输入线路接收器产生的单极性数据。这
数据可以是NRZ或RZ 。
控制ST- BUS输入＃ 1 ：
包含通道相关联的2048 kbit / s的数据流
信令帧定位和诊断功能。
无连接。
无连接。
1
2
3
4
5
6
7
8
9
10
2
3
5
4
9
10
11
13
2
卓联半导体公司
VSS
CSTi0
E8Ko
NC
VSS
XCTL
XST
NC
集体安全条约组织
NC
DSTI
44引脚PLCC
TXA
TXB
DSTO
NC
RXA
RXB
RXD
CSTi1
NC
NC
ADI
CSTi0
E8Ko
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
IC
F0i
E2i
NC
RxMF
TxMF
C2i
NC
DSTI
NC
集体安全条约组织
XST
XCTL
NC
NC
RXA
RXB
RXD
NC
CSTi1
NC
NC
NC
ADI
6 5 4 3 2 1 44 43 42 41 40
7
39
8
38
9
37
10
36
11
35
12
34
13
33
14
32
15
31
16
30
29
17
18 19 20 21 22 23 24 25 26 27 28
VSS
DSTO
NC
TXB
TXA
VDD
IC
NC
F0i
NC
E2i
NC
RxMF
TxMF
NC
NC
C2i
NC
NC
NC
NC
NC
MT8979
引脚说明（续）
针＃
DIP
PLCC
数据表
名字
ADI
描述
备选数字反转（输入） ：
如果此输入为高时， CEPT时隙哪个是
上CSTi0指定为语音信道的ADI的编码和解码。当此位为低就
禁用ADI编码的所有通道。此功能允许使用ADI或不ADI编解码器
用在DSTI和DSTO 。
控制ST- BUS输入＃ 0 ：
包含30％的信道控制2048 kbit / s的数据流
单词和两个法师控制字。
提取的8 kHz的时钟（输出） ：
通过将提取的8 kHz输出产生
由256 2048 kHz时钟和与所接收的CEPT帧对齐。 8 kHz的信号
可用于系统时钟同步到所述提取的2048 kHz时钟。只
有效时，器件实现同步（变为低电平信号或丢失的损失时
的基本帧同步状态） 。
E8Ko变为高阻态时8 kHzSEL = 0 MCW2 。
外部控制（输出） ：
未提交的外部输出引脚被置位或复位
通过1位在主控制字2上CSTi0 。 XCTL的状态更新一次每个
框架。
外部状态：
该引脚的状态采样一次，每帧的状态
报道中位主状态字1对集体安全条约组织1 。
控制ST- BUS输出：
2048 kbit / s的串行控制流，它提供了16
信号的话，两个主状态字，相位状态字和CRC错误计数。
无连接。
数据ST -BUS输入：
该管脚接受2048 kbit / s的串行数据流，其中包含30个
PCM或数据信道要在CEPT中继线传输。
无连接。
2048 kbit / s的系统时钟（输入） ：
主时钟的的ST- BUS节
芯片。在ST- BUS的所有数据都在时钟上的C2I和输出的下降沿
上升沿。 C2I的下降沿也用于时钟列于CEPT数据
传输链路。
发送多帧边界（输入） ：
该输入可用于设置信道
相关和CRC复帧传送边界（清除帧计数器）。该
设备将产生自己的复帧，如果该引脚为高电平。
收到多帧边界（输出） ：
输出脉冲限定接收到的
复帧的边界。 （此复帧是不相关的接收到的CRC复帧）。
上的数据流（ DSTO ）在下一帧输出被接收为0帧上的CEPT
链接。
无连接。
提取2048 kHz的时钟（输入） ：
这个2048 kHz时钟的下降沿被用来
锁存器接收数据（RXD） 。此时钟输入必须从CEPT衍生
接收到的数据和与所接收的比特的中心，必须有它的下降沿对齐
（ RXD） 。
11
17
12
13
19
20
CSTi0
E8Ko
15
23
XCTL
16
17
18
19
20
21
24
26
XST
集体安全条约组织
NC
28
DSTI
NC
34
C2i
22
37
TxMF
23
38
RxMF
24
25
40
NC
E2i
3
卓联半导体公司
MT8979
引脚说明（续）
针＃
DIP
PLCC
数据表
名字
F0i
IC
V
DD
V
SS
描述
帧脉冲输入：
它定义了该ST-总线帧同步信号
开始的32信道帧。
内部连接：
绑到V
SS
（地）的正常运行。
正电源输入
（ +5伏） 。
负电源输入
（接地） 。
26
27
28
14
42
44
1
6,8,
22
功能说明
该MT8979是CEPT数字中继链路接口符合CCITT建议G.704 PCM为30和
I.431的ISDN 。它包括的功能，如：插入和检测同步模式，可选的周期性
冗余校验和远端误码性能报告， HDB3解码和可选的编码，信道
相关的或公共信道信令，可编程数字衰减和一个2帧接收弹性
缓冲区。的MT8979还可以监视几个条件对CEPT数字中继线，其包括框架和
复帧同步，接收到的所有1的报警，数据牍，以及制定和CRC错误，或近或
远端。
系统接口MT8979是一个TDM总线结构，工作在2048 kbit / s的称为ST-总线。
这个串行数据流被分为125
s
这是由32 ×8位的信道的帧。
线路接口到MT8979组成，可提供从/到一个分相单极输入和输出
双极线路接收器/驱动器，分别为。
2.0毫秒
FRAME
15
FRAME
0
时隙
0
时隙
1
FRAME
14
FRAME
15
FRAME
0
125
s
位
4
位
5
位
6
位
7
时隙
30
时隙
31
最
显著
位（第一）
位
1
位
2
位
3
位
8
至少
显著
位（上）
(8/2.048)
s
图3 - CEPT链路帧&复帧格式
CEPT接口
在CEPT帧格式由32位8个时隙。的32个时隙，在一个帧中，30被定义为
信息渠道，时隙1-15和17-31分别对应于电话信道1-30 。另外一个
话音/数据信道可通过放置在设备中的公共信道信令模式而获得。这允许使用
16时隙为64 kbit / s的公共信道信令。
4
卓联半导体公司
MT8979
数据表
同步被包括在一个比特图案的形式CEPT的比特流插入到时隙0的内
的帧对准图案和非帧对准图案之间的时隙0备用内容
图4描述1位的帧同步和非帧定位字节有附加条款
防止假同步的或增强的错误监控。此作更详细的描述
下面的部分。
为了实现复帧同步，一个16帧的复帧是通过在发送四个零定义
16时隙的帧0 ，即高阶四重奏，每16帧（见图5） 。在CEPT格式有四种
信令位， A，B ， C和D.信令位所有30个信道的信息以帧为16时隙传送
为115 ，这些时隙被细分成两个四重（见表6）。
位编号
1
0时隙包含
帧定位信号
含非时隙0
帧定位信号
预留的
国际
利用
(1)
预留的
国际
利用
(2)
2
0
3
0
4
1
5
1
6
0
7
1
8
1
1
报警指示到
远程PCM复用
设备
SEE
记
#3
SEE
记
#3
SEE
记
#3
SEE
记
#3
SEE
记
#3
图4 - 位在CEPT链路的时隙分配0
注1 ：使用CRC有效，此位被忽略。
注2 ：由于SiMUX活跃，该位发送SMF CRC结果在13帧和15
注3 ：保留供国内使用
.
第0帧的时隙16
第1帧的时隙16
ABCD位
电话
通道1
（时隙1）
ABCD位
电话
通道16
（时隙17 ）
15帧的时隙16
0000
xyxx
ABCD位
电话
CHANNEL 15
（时隙15 ）
ABCD位
电话
30频道
（时隙31 ）
图5 - 位在CEPT链路的时隙分配16
循环冗余校验（ CRC）的
一个可选的循环冗余校验（CRC）被引入作为内CEPT的比特流，以提供额外
防止模拟的帧对准信号的，和/或在有需要一种增强的错误
监控能力。 CRC处理对待的一和零包含在一个子复帧的二进制串
（设置为二进制的0 CRC比特）作为一个长的二进制数。此字符串数据的第一个乘以用x
4
然后
由生成多项式X分
4
+ X + 1 。这样的划分过程发生在两个发射机和接收机
链路的末端。在接收机处计算出的余数进行比较，以与以上所述的数据接收到的一个
链接。如果它们是相同的，它是高概率的，以前的子复帧被无差错地接收。
CRC校验程序是基于一个16帧的复帧，其被分成两个8帧submultiframes （SMF） 。
其中包含的帧对准图案的帧包含CRC比特，C
1
到C
4
分别在第1位
位置。含有非帧对准图案的帧包含内的位1的位置，一个6位的CRC
复帧定位信号和两个备用位（在帧13和15 ），其被用于CRC差错性能
报告（参考图6）。在CRC的编码过程中的CRC比特的位置进行初始设定为零。该
计算的余数被存储并插入到下一个SMF的各自的CRC位。解码
过程反复进行乘法除法过程，其余的与接收的CRC位进行比较
接下来的SMF 。
5
卓联半导体公司
MT8979
CEPT PCM 30 / CRC -4帧&接口
数据表
特点
单芯片基群速率2048 kbit / s的CEPT
收发器， CRC- 4方案
符合CCITT建议G.704
可选HDB3或AMI线路码
Tx和Rx帧和复帧同步
信号的
与32两帧缓冲弹性
微秒
抖动缓冲
帧定位和CRC错误计数器
插入和检测A， B，C ，D信号
可选的防反跳位
片上ROM中的衰减与选项ADI
编解码器
每通道，整体和远端环周围
ST- BUS兼容
订购信息
MT8979AE
28引脚PDIP
MT8979AP
44引脚PLCC
MT8979APR
44引脚PLCC
MT8979AE1
28引脚PDIP *
MT8979AP1
44引脚PLCC *
MT8979APR1 44引脚PLCC *
*无铅雾锡
管
管
磁带&卷轴
管
管
磁带&卷轴
2005年2月
ISO- CMOS ST- BUS
TM
家庭
-40 ° C至+ 85°C
描述
该MT8979是一款单芯片CEPT数字中继线
收发器符合CCITT的要求
推荐
G.704
为
数字
多工
设备。
该MT8979是制作Zarlink公司的低功耗ISO-
CMOS技术。
应用
主速率ISDN网络节点
复用设备
专用网络：交换机到交换机连接
高速计算机到计算机的连接
TxMF
C2i
F0i
RxMF
DSTI
DSTO
ADI
CSTi0
CSTi1
集体安全条约组织
V
DD
ST- BUS
定时
电路
数字
衰减器
只读存储器
2架
弹性缓冲器
与滑
控制
CEPT
链接
接口
RXD
远程
＆放大器;
数字
LOOP-
背
RXA
RXB
TXA
TXB
PCM /数据
接口
串行
控制
接口
ABCD位的RAM
相
探测器
XCTL
XST
控制逻辑
CEPT
计数器
E2i
E8Ko
V
SS
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有1997-2005 ，卓联半导体公司保留所有权利。
MT8979
数据表
28引脚PDIP
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
TXA
TXB
DSTO
NC
RXA
RXB
RXD
CSTi1
NC
NC
描述
发送（输出） ：
适合与TXB和使用分割相单极信号
外部线路驱动器和变压器构造的双极型线信号。
发送B （输出:)
适用于血栓素和使用分割相单极信号
外部线路驱动器和变压器构造的双极型线信号。
数据ST -BUS （输出） ：
其中包含了30 PCM 2048 kbit / s的串行输出数据流或
从CEPT线路接收到的数据信道。
无连接。
接收（输入） ：
从双极线路接收分相单极性信号解码
接收器。
接收B （输入） ：
从双极线路接收分相单极性信号解码
接收器。
接收数据（输入） ：
从输入线路接收器产生的单极性数据。这
数据可以是NRZ或RZ 。
控制ST- BUS输入＃ 1 ：
包含通道相关联的2048 kbit / s的数据流
信令帧定位和诊断功能。
无连接。
无连接。
1
2
3
4
5
6
7
8
9
10
2
3
5
4
9
10
11
13
2
卓联半导体公司
VSS
CSTi0
E8Ko
NC
VSS
XCTL
XST
NC
集体安全条约组织
NC
DSTI
44引脚PLCC
TXA
TXB
DSTO
NC
RXA
RXB
RXD
CSTi1
NC
NC
ADI
CSTi0
E8Ko
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
IC
F0i
E2i
NC
RxMF
TxMF
C2i
NC
DSTI
NC
集体安全条约组织
XST
XCTL
NC
NC
RXA
RXB
RXD
NC
CSTi1
NC
NC
NC
ADI
6 5 4 3 2 1 44 43 42 41 40
7
39
8
38
9
37
10
36
11
35
12
34
13
33
14
32
15
31
16
30
29
17
18 19 20 21 22 23 24 25 26 27 28
VSS
DSTO
NC
TXB
TXA
VDD
IC
NC
F0i
NC
E2i
NC
RxMF
TxMF
NC
NC
C2i
NC
NC
NC
NC
NC
MT8979
引脚说明（续）
针＃
DIP
PLCC
数据表
名字
ADI
描述
备选数字反转（输入） ：
如果此输入为高时， CEPT时隙哪个是
上CSTi0指定为语音信道的ADI的编码和解码。当此位为低就
禁用ADI编码的所有通道。此功能允许使用ADI或不ADI编解码器
用在DSTI和DSTO 。
控制ST- BUS输入＃ 0 ：
包含30％的信道控制2048 kbit / s的数据流
单词和两个法师控制字。
提取的8 kHz的时钟（输出） ：
通过将提取的8 kHz输出产生
由256 2048 kHz时钟和与所接收的CEPT帧对齐。 8 kHz的信号
可用于系统时钟同步到所述提取的2048 kHz时钟。只
有效时，器件实现同步（变为低电平信号或丢失的损失时
的基本帧同步状态） 。
E8Ko变为高阻态时8 kHzSEL = 0 MCW2 。
外部控制（输出） ：
未提交的外部输出引脚被置位或复位
通过1位在主控制字2上CSTi0 。 XCTL的状态更新一次每个
框架。
外部状态：
该引脚的状态采样一次，每帧的状态
报道中位主状态字1对集体安全条约组织1 。
控制ST- BUS输出：
2048 kbit / s的串行控制流，它提供了16
信号的话，两个主状态字，相位状态字和CRC错误计数。
无连接。
数据ST -BUS输入：
该管脚接受2048 kbit / s的串行数据流，其中包含30个
PCM或数据信道要在CEPT中继线传输。
无连接。
2048 kbit / s的系统时钟（输入） ：
主时钟的的ST- BUS节
芯片。在ST- BUS的所有数据都在时钟上的C2I和输出的下降沿
上升沿。 C2I的下降沿也用于时钟列于CEPT数据
传输链路。
发送多帧边界（输入） ：
该输入可用于设置信道
相关和CRC复帧传送边界（清除帧计数器）。该
设备将产生自己的复帧，如果该引脚为高电平。
收到多帧边界（输出） ：
输出脉冲限定接收到的
复帧的边界。 （此复帧是不相关的接收到的CRC复帧）。
上的数据流（ DSTO ）在下一帧输出被接收为0帧上的CEPT
链接。
无连接。
提取2048 kHz的时钟（输入） ：
这个2048 kHz时钟的下降沿被用来
锁存器接收数据（RXD） 。此时钟输入必须从CEPT衍生
接收到的数据和与所接收的比特的中心，必须有它的下降沿对齐
（ RXD） 。
11
17
12
13
19
20
CSTi0
E8Ko
15
23
XCTL
16
17
18
19
20
21
24
26
XST
集体安全条约组织
NC
28
DSTI
NC
34
C2i
22
37
TxMF
23
38
RxMF
24
25
40
NC
E2i
3
卓联半导体公司
MT8979
引脚说明（续）
针＃
DIP
PLCC
数据表
名字
F0i
IC
V
DD
V
SS
描述
帧脉冲输入：
它定义了该ST-总线帧同步信号
开始的32信道帧。
内部连接：
绑到V
SS
（地）的正常运行。
正电源输入
（ +5伏） 。
负电源输入
（接地） 。
26
27
28
14
42
44
1
6,8,
22
功能说明
该MT8979是CEPT数字中继链路接口符合CCITT建议G.704 PCM为30和
I.431的ISDN 。它包括的功能，如：插入和检测同步模式，可选的周期性
冗余校验和远端误码性能报告， HDB3解码和可选的编码，信道
相关的或公共信道信令，可编程数字衰减和一个2帧接收弹性
缓冲区。的MT8979还可以监视几个条件对CEPT数字中继线，其包括框架和
复帧同步，接收到的所有1的报警，数据牍，以及制定和CRC错误，或近或
远端。
系统接口MT8979是一个TDM总线结构，工作在2048 kbit / s的称为ST-总线。
这个串行数据流被分为125
s
这是由32 ×8位的信道的帧。
线路接口到MT8979组成，可提供从/到一个分相单极输入和输出
双极线路接收器/驱动器，分别为。
2.0毫秒
FRAME
15
FRAME
0
时隙
0
时隙
1
FRAME
14
FRAME
15
FRAME
0
125
s
位
4
位
5
位
6
位
7
时隙
30
时隙
31
最
显著
位（第一）
位
1
位
2
位
3
位
8
至少
显著
位（上）
(8/2.048)
s
图3 - CEPT链路帧&复帧格式
CEPT接口
在CEPT帧格式由32位8个时隙。的32个时隙，在一个帧中，30被定义为
信息渠道，时隙1-15和17-31分别对应于电话信道1-30 。另外一个
话音/数据信道可通过放置在设备中的公共信道信令模式而获得。这允许使用
16时隙为64 kbit / s的公共信道信令。
4
卓联半导体公司
MT8979
数据表
同步被包括在一个比特图案的形式CEPT的比特流插入到时隙0的内
的帧对准图案和非帧对准图案之间的时隙0备用内容
图4描述1位的帧同步和非帧定位字节有附加条款
防止假同步的或增强的错误监控。此作更详细的描述
下面的部分。
为了实现复帧同步，一个16帧的复帧是通过在发送四个零定义
16时隙的帧0 ，即高阶四重奏，每16帧（见图5） 。在CEPT格式有四种
信令位， A，B ， C和D.信令位所有30个信道的信息以帧为16时隙传送
为115 ，这些时隙被细分成两个四重（见表6）。
位编号
1
0时隙包含
帧定位信号
含非时隙0
帧定位信号
预留的
国际
利用
(1)
预留的
国际
利用
(2)
2
0
3
0
4
1
5
1
6
0
7
1
8
1
1
报警指示到
远程PCM复用
设备
SEE
记
#3
SEE
记
#3
SEE
记
#3
SEE
记
#3
SEE
记
#3
图4 - 位在CEPT链路的时隙分配0
注1 ：使用CRC有效，此位被忽略。
注2 ：由于SiMUX活跃，该位发送SMF CRC结果在13帧和15
注3 ：保留供国内使用
.
第0帧的时隙16
第1帧的时隙16
ABCD位
电话
通道1
（时隙1）
ABCD位
电话
通道16
（时隙17 ）
15帧的时隙16
0000
xyxx
ABCD位
电话
CHANNEL 15
（时隙15 ）
ABCD位
电话
30频道
（时隙31 ）
图5 - 位在CEPT链路的时隙分配16
循环冗余校验（ CRC）的
一个可选的循环冗余校验（CRC）被引入作为内CEPT的比特流，以提供额外
防止模拟的帧对准信号的，和/或在有需要一种增强的错误
监控能力。 CRC处理对待的一和零包含在一个子复帧的二进制串
（设置为二进制的0 CRC比特）作为一个长的二进制数。此字符串数据的第一个乘以用x
4
然后
由生成多项式X分
4
+ X + 1 。这样的划分过程发生在两个发射机和接收机
链路的末端。在接收机处计算出的余数进行比较，以与以上所述的数据接收到的一个
链接。如果它们是相同的，它是高概率的，以前的子复帧被无差错地接收。
CRC校验程序是基于一个16帧的复帧，其被分成两个8帧submultiframes （SMF） 。
其中包含的帧对准图案的帧包含CRC比特，C
1
到C
4
分别在第1位
位置。含有非帧对准图案的帧包含内的位1的位置，一个6位的CRC
复帧定位信号和两个备用位（在帧13和15 ），其被用于CRC差错性能
报告（参考图6）。在CRC的编码过程中的CRC比特的位置进行初始设定为零。该
计算的余数被存储并插入到下一个SMF的各自的CRC位。解码
过程反复进行乘法除法过程，其余的与接收的CRC位进行比较
接下来的SMF 。
5
卓联半导体公司
QQ：2881677436 复制
