T1 / ESF成帧电路（ ACCUNET T1.5 ）
ISO- CMOS ST- BUS 产品系列
MT8977
初步信息
特点
D3 / D4或ESF帧和SLC- 96兼容
与抖动容限两帧缓冲弹性
提高到156 UI
插入A，B ， C，D位和检测，
信令冻结，可选择去抖
可选择的B8ZS ，卡住位（ ZCS ）或无零
抑制代码
黄色警报和蓝色警报信号的能力
双极性侵犯罪名，女
T
错误计数， CRC
错误计数
可选的夺位信令
帧和超帧同步。信号， Tx和Rx
AMI编码和解码
每通道，全局性，远端环周围
T1线路和ST-之间的数字鉴相器
公共汽车
一个未提交的扫描点和驱动点
引脚MT8976和MT8979兼容
ST- BUS兼容
问题2
1995年5月
订购信息
MT8977AC
28引脚陶瓷DIP
MT8977AE
28引脚塑料DIP
MT8977AP
44引脚PLCC
-40 ° C至85°C
描述
该MT8977是MT8976成帧器的一个变型中，
这得到了增强，以满足ACCUNET
T1.5
漂移容限（ 138 UI） 。
的MT8977满足英基和D3 / D4格式，并且是
与SLC- 96系统兼容。
应用
DS1 / ESF数字中继接口
电脑与PBX接口（ DMI和CPI）
高速计算机到计算机的数据链接
TXSF
C2i
F0i
RxSF
DSTO
DSTI
C1.5i
ST- BUS
定时
电路
2架
弹性缓冲器
与滑
控制
DS1
链接
接口
2048-1544
变流器
RxFDLClk
RxFDL
RXA
远程&
数字
环回
RXB
TXA
TXB
TxFDLClk
TxFDL
RXD
串行
控制
接口
ABCD
信令RAM
E1.5i
相
探测器
DS1
计数器
数据
接口
CSTi0
CSTi1
集体安全条约组织
XCTL
XST
控制逻辑
E8Ko
V
SS
V
DD
ACCUNET
T1.5是AT & T的注册商标。
图1 - 功能框图
4-99
MT8977
ISO- CMOS
初步信息
TXA
TXB
DSTO
NC
VSS
VDD
IC
NC
F0i
NC
E1.5i
28引脚CERDIP / PDIP
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
TXA
TXB
DSTO
NC
RXA
描述
发送输出。
可配合使用TXB和单极输出
外部线驱动器电路，以产生双极的DS1信号。
发送B输出。
可配合使用的Tx A单极性输出
和外部线路驱动器电路以产生所述双极的DS1信号。
数据ST -BUS输出。
其中包含24 2048 kbit / s的串行输出数据流
从DS1线路接收到的PCM或数据信道。
无连接。
收到一个互补输入。
接受解码单极分相位信号
从外部接收到的DS1的双极信号。这个输入，在结合
RxB是正常，检测双极侵犯在接收信号中。
接收B互补输入。
接受单极分相位信号
从所接收的DS1双极信号对外解码。
这个输入，在
同的RxA相结合，检测双极侵犯在接收信号中。
接收数据输入。
从所接收的DS1单极RZ数据信号进行解码
信号。通常的输入处的RxA和RxB的信号由外部的一个组合
NAND门和所得到的复合信号被输入时该引脚。
控制ST- BUS输入＃ 1 。
每信道的控制字。
它携带24 2048 kbit / s的串行控制流
1
2
3
4
5
2
3
5
4
9
6
10
RXB
7
11
RXD
8
9
13
14
CSTi1
TxFDL
传输设备数据链路层（输入） 。
一个4 kHz的串行输入数据流是
复用在ESF模式的FDL的位置，或在F
S
图案SLC-时
96模式。它被时钟上TxFDLClk的上升沿。
传输设备数据链路层时钟（输出） 。
用于时钟在A 4 kHz的时钟
FDL数据。
无连接。
10
11
16
TxFDLClk
NC
4-100
VSS
CSTi0
E8Ko
NC
VSS
XCTL
DSTI
RxFDLClk
集体安全条约组织
NC
XST
44引脚PLCC
TXA
TXB
DSTO
NC
RXA
RXB
RXD
CSTi1
TxFDL
TxFDLClk
NC
CSTi0
E8Ko
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
IC
F0i
E1.5i
C1.5i
RxSF
TXSF
C2i
RxFDL
DSTI
RxFDLClk
集体安全条约组织
XST
XCTL
NC
NC
RXA
RXB
RXD
NC
CSTi1
TxFDL
NC
TxFDLClk
NC
6 5 4 3 2 1 44 43 42 41 40
7
39
8
38
9
37
10
36
11
35
12
34
13
33
14
32
15
31
16
30
29
17
18 19 20 21 22 23 24 25 26 27 28
C1.5i
RxSF
TXSF
NC
NC
C2i
NC
NC
NC
NC
RxFDL
初步信息
引脚说明（续）
针＃
DIP
PLCC
ISO- CMOS
MT8977
名字
CSTi0
E8Ko
描述
控制ST- BUS输入＃ 0 。
包含24％的2048 kbit / s的串行控制流
通道控制字和两个主控制字。
提取的8 kHz的输出。
该E1.5i时钟内部除以193 ，以产生
8 kHz时钟，其与接收到的DS1帧输出该引脚排列。该
8 kHz的信号是从C1.5导出数字环回模式。
系统地。
12
13
19
20
14
6,
18,
22
23
V
SS
15
XCTL
外部控制（输出） 。
这是一个非专用的外部输出端子被设置
或在主控制字1 CSTi0通过3位复位。 XCTL的状态更新
每帧一次。
外部状态（施密特触发输入） 。
该引脚的状态进行采样一次，每
框架和状态报告中位主状态字2上的集体安全条约组织5 。
控制ST- BUS输出。
这是一个2048 kbit / s的串行控制流提供
24每通道状态字和两个主状态字。
接收设备数据链路层时钟（输出） 。
用于时钟出了4 kHz的时钟信号
FDL信息。数据同步输出RxFDLClk的上升沿。
数据ST -BUS输入。
该管脚接受2048 kbit / s的串行数据流，其中包含了
24 PCM或数据信道将在T1中继传输。
收到的设备数据链路层（输出） 。
一个4 kHz的串行输出数据流是
从FDL中的ESF模式解复用，或在接收到的Fs的位模式的SLC -96
模式。它是同步输出RxFDLClk的上升沿。
2.048 MHz的时钟输入。
这是用于时钟串行数据到主时钟
DSTI ， CSTi0和CSTi1 。它也被用于时钟的串行数据输出CSTO和概念中。
发射超帧脉冲输入。
应用该引脚的低脉冲持续将使
下一个发送帧的超帧的第一帧。该设备将免费的，如果运行
该引脚为高电平。
接收的超帧脉冲输出。
该引脚上的脉冲输出指定的
在ST- BUS数据的下一帧从接收到超帧的第1帧。该
期为12帧长D3 / D4模式和ESF模式24帧。脉冲
输出仅当装置被同步到接收的DS1信号。
1.544 MHz的时钟输入。
这是将DS1发送时钟和用于输出数据上
血栓素和TXB 。它必须是锁相到C2I 。数据同步输出的上升
C1.5i的边缘。
1.544 MHz的提取时钟（输入） 。
这个时钟是从所接收的提取
数据被用于时钟在的RxA ， RxB是正常和RxD数据。在时钟的下降沿
名义上与所接收的比特的RXD上，的RxA和RxB的中心对齐。
帧脉冲输入。
这是其中定义了帧同步信号
开始的32通道的ST -BUS帧。
内部连接。
连接到V
SS
对于正常操作
.
正电源输入。
+5V
±5%.
16
17
18
19
20
24
26
27
28
29
XST
集体安全条约组织
RxFDLClk
DSTI
RxFDL
21
22
34
37
C2i
TXSF
23
38
RxSF
24
39
C1.5i
25
40
E1.5i
26
27
28
42
44
1
F0i
IC
V
DD
4-101
QQ：2881677436 复制
