ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
综合PCM编解码器过滤
特点
ST- BUS 兼容
发送/于一体的接收滤波器& PCM编解码器
I.C
满足AT&T D3 / D4和CCITT G711和G712
μ律：
MT8960/62/64/67
A律： MT8961 / 63 / 67分之65
低功耗：
OP ： 30 mW的典型值。
STBY ： 2.5 mW的典型值。
数字编码选项：
MT8964 / 65 /六十七分之六十六CCITT码
MT8960 / 61 /六十三分之六十二替代代码
数字控制增益调整两个过滤器
模拟和数字环回
过滤器和编解码器独立用户
测试访问
掉电模式下可用
2.048 MHz的主时钟输入
多达六个未提交控制输出
±5V
± 5 ％电源
问题10
1995年5月
订购信息
MT8964/65AC
18引脚陶瓷DIP
MT8960/61/64/65AE
18引脚塑料DIP
MT8962/63AE
20引脚塑料DIP
MT8962/63/66/67AS
20引脚SOIC
0 ° C至+ 70°C
描述
在ISO制造
2
-CMOS ，这些集成过滤器/
编解码器是专为满足苛刻
数字通信的性能需求
行业，如PABX ，中央办公厅，数字
电话。
ANUL
V
X
发送
滤波器
模拟
数字PCM
编码器
产量
注册
DSTO
SD0
SD1
SD2
SD3
SD4
SD5
B-注册
8-Bits
产量
注册
一注册
8-Bits
CSTI
CA
控制
逻辑
F1i
C2i
V
R
接受
滤波器
PCM数字
为了模拟
解码器
输入
注册
DSTI
V
REF
GNDA
GNDD
V
DD
V
EE
图1 - 功能框图
6-19
MT8960/61/62/63/64/65/66/67
ISO
2
-CMOS
MT8960/61/64/65
CSTI
DSTI
C2i
DSTO
VDD
F1i
CA
SD3
SD2
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
CSTI
DSTI
C2i
DSTO
VDD
SD5
SD4
F1i
CA
SD3
MT8962/63/66/67
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
SD2
18引脚CERDIP / PDIP
20引脚PDIP / SOIC
图2 - 引脚连接
引脚说明
引脚名称
CSTI
描述
控制ST- BUS总线。在
是用于控制所述过滤器/编解码器的功能的TTL兼容的数字输入。
三种操作模式可以通过向这个输入逻辑高电平来实现（V
DD
） ，逻辑低
（ GNDD ） ，或8位串行字，取决于CA和F1i的逻辑状态。
控制功能：断电，滤波器的增益调整，回环，芯片测试，标清输出。
数据ST- BUS总线。在
接受传入的8位PCM码字。输入为TTL兼容。
时钟输入
是TTL兼容的2.048 MHz的时钟。
数据ST- BUS输出
是一个三态数字输出驱动PCM总线与输出8位PCM
字。
正电源。
(+5V).
同步输入
是低电平有效数字输入使能（在与CA一起）的PCM输入，
PCM输出和数字控制输入。据内部采样时钟， C2I的每一个上升沿，
并提供帧和信道同步。
控制地址
是一个三电平数字输入使PCM输入和输出，并判定出
在其中控制寄存器（ A或B）的串行数据，呈现给CSTI被存储。
系统驱动器输出
是有其源极连接到N沟道晶体管的漏极开路输出
GNDA 。非活动状态是开路。
系统驱动器输出
是N沟道晶体管的漏极开路输出，这有其源绑
到GNDD 。非活动状态是开路。
系统驱动器输出
是“图腾柱” CMOS输出GNDD和V之间的切换
DD
。待用
状态为逻辑低电平。
负电源
(-5V).
语音传输
是模拟输入到发射滤波器。
汽车空
用于整合内部自动空信号。一个0.1μF的电容必须连接
之间的引脚和GNDA 。
语音输入
是接收滤波器的模拟输出。
模拟地
(0V).
参考电压
输入到D到A转换器。
数字地
(0V).
DSTI
C2i
DSTO
V
DD
F1i
CA
SD3
SD4-5
SD0-2
V
EE
V
X
ANUL
V
R
GNDA
V
REF
GNDD
6-20
ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
MT8960/62
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.415V
第7位...
最高位
0
最低位
-1.207V
0V
+1.207V +2.415V
模拟输入电压（V
IN
)
MT8964/66
数字输出
10000000
10001111
10011111
10101111
10111111
11001111
11011111
11101111
11111111
01111111
01101111
01011111
01001111
00111111
00101111
00011111
00001111
00000000
图3 -
μ律
编码器的传输特性
MT8961/63
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.5V
第7位...
最高位
0
最低位
-1.25V
0V
+1.25V
+2.5V
模拟输入电压（V
IN
)
MT8965/67
数字输出
10101010
10100101
10110101
10000101
10010101
11100101
11110101
11000101
11010101
01010101
01000101
01110101
01100101
00010101
00000101
00110101
00100101
00101010
图4 - A律编码器传输特性
6-21
MT8960/61/62/63/64/65/66/67
功能说明
图1示出的功能框图
MT8960-67 。这些器件提供转换
的话音频带的模拟信号之间的接口
电话用户环路和数字信号
在一个数字PCM需要（脉冲编码调制）
交换系统。在模拟（话音频带）的信号
发送通道输入芯片在V
X
，进行采样
为8kHz ，并且将样品量化和分配的8位
通过对数PCM编码定义的数字值
法律。在接收路径上的模拟信号离开
芯片在V
R
重建从数字8位后，
话。
单独的开关电容滤波器部分用于
对于之前在数字编码频带限制
传输路径和数字解码后的接收
路径。所有的过滤器的时钟都从2.048 MHz的衍生
主时钟输入， C2I 。芯片尺寸由最小
使用常见的电路进行A至D
和D到A转换。逐次逼近
技术被用于与电容阵列来定义
16级和8和弦的信号转换
流程。八个位PCM编码的数字数据输入
和离开芯片串联上DSTI和DSTO销，
分别。
ISO
2
-CMOS
是30分贝0-60赫兹35分贝为4.6 kHz和
以上。
滤波器的输出信号是一个8千赫楼梯
波形，它被馈入解码器电容器阵列
或者可选地，为一个外部电容负载
250 pF的当芯片处于测试模式。数码
编码器产生一个8位数字字
8千赫采样的模拟信号的表示。
串行数据流的第一个比特是7位（ MSB），而
表示模拟信号的符号。 4-6位
表示包含模拟的和弦
采样值。 0-3位代表的步长值
所选择的和弦中的模拟样本。该
MT8960-63提供一个标志加幅度PCM
输出代码格式。该MT8964 / 66 PCM输出
代码符合AT &T D3规范，也就是说，
真正标志位和反转幅度位。该
MT8965 / 67 PCM输出代码符合CCITT
与数字交替反转的规格（即使位
反转）。参见图。图3和4为数字输出
对应于模拟电压V代码
IN
在V
X
输入。
的8比特数字字是在DSTO输出在一
2.048 MHz的标称速率，经输出缓冲器作为
第8位的125微秒抽样框。
发送通道
在输入模拟信号（ Vx的）是：第一
通过一个RC低通滤波器带宽限制到508千赫
部分。这将执行必要的抗锯齿
对下列一阶取样数据的低通
前置过滤器，它的时钟频率为512千赫。这进一步
五阶前频带限制的信号124千赫
椭圆低通滤波器，主频为128 kHz时，提供
由编码器所要求的3.4 kHz的带宽
部分。 50/60赫兹三阶高通陷波滤波器
主频为8 kHz的完成了发射滤波器的路径。
累计直流偏移被取消在这最后
通过一个开关电容自动调零环路部分，其
整合了编码的PCM码字的符号位，喂
从编解码器后面并注入该电压电平
到比较器的非反相输入端。一
（介于0.1和1 F的值）积分电容器
必须从该点在外部连接（ ANUL ）
到模拟地（ GNDA ） 。
发射滤波器的绝对增益（名义上0
分贝在1 kHz ）可以从0 dB，以1被调节以7分贝
dB步长由三个二进制增益控制方式
垫。
与限制所产生的带通特性
在图10中示出符合CCITT和AT&T
推荐规格。典型atttenuations
6-22
接收路径
一个8位PCM编码的数字字被接收上
DSTI输入一次在125 μs的周期，是
装入输入寄存器。电荷比例
所接收到的PCM字出现在电容器
阵列和8 kHz的采样和保持电路
集成了这项指控，并认为它的其余部分
采样周期。
接收（D / A）滤波器提供插值滤波
在从编解码器的8 kHz的采样和保持信号。
该滤波器由一个3.4 kHz的低通五阶的
椭圆截面为128 kHz和执行计时
带宽限制在8千赫"staircase"和平滑
波形。此外， sinx的/ ×增益校正是
施加以补偿信号
衰减造成的较高频率
电容采样和保持电路。绝对
接收滤波器的增益可以调节从0 dB至
-7 dB，以1 dB的增减由三个二进制方式
控制增益垫。
由此产生的低通
的特性，与图11中所示的范围内，
符合CCITT和AT &牛逼推荐
特定连接的阳离子。
典型衰减为4.6千赫兹以上的为30分贝。
该过滤器之后是一个缓冲放大器，它
将驱动5V峰/峰值到一个10K欧姆的负载，适合
用于驱动电子2-4线电路。
ISO
2
-CMOS
V
REF
外部电压，必须提供与V
REF
针
其提供的参考电压的数字
编码与所述模拟信号的解码。为
V
REF
= 2.5V ，对于数字编码判决值
过载（最大模拟信号检测电平）为
等于模拟输入V
IN
= 2.415V （ μ律
版本）或2.5V （ A律版本）和相当于
3.17 dBm0有或3.14 dBm0的信号电平
分别在所述编解码器。
从解码器在V的模拟输出电压
R
is
德网络定义为：
μ律：
V
REF
MT8960/61/62/63/64/65/66/67
找到大量的编解码器，由于高
正常
在V的输入阻抗
REF
输入。
应采取预防措施的PCB布局设计
最大限度地减少噪声耦合到该引脚。 0.1μF
从V电容连接
REF
到地，位于
尽可能接近的编解码器，推荐
最大限度地减少噪音通过V进入
REF
。该电容
应具有良好的高频特性。
定时
该编解码器工作在同步方式（见
图9a） 。该编解码器是在第一激活
C2I的F1i后，正沿变低。该
在DSTO数字输出（它是一个三态输出
然后司机）会从高阻抗状态改变
到编码的PCM码字的符号位为
输出。这将一直有效，直到下一个正
缘，当所述下一个最显著位将被
输出。
在第一个负时钟沿（后F1i信号
在内部同步和CA是GNDD或
V
EE
）在DSTI逻辑信号存在将时钟
进入输入移位寄存器作为符号位
传入PCM字。
的8比特字是这样输入的DSTI上负
C2I的边缘和输出DSTO正沿
的C2I 。
F1i必须第八后返回到高电平
时钟脉冲造成DSTO进入高阻抗
并防止进一步的输入数据，以DSTI 。 F1i会
继续是每一个上升沿采样
C2I 。 （注： F1i随后可以采取低
同样的抽样框时，使入境
串行数据转换为CSTI 。发生这种情况通常是中间帧，
与CA结合= V
DD
中，为了输入一个8位
控制字写入寄存器B在这种情况下，输入的PCM
和输出分别由CA在V抑制
DD
.)
X
[(
-0.5
128
) ( )(
16.5 + S
)]
33
+
±
V
2
C
128
±
V
OFFSET
A律：
V
REF
X
+
[( )(
0.532 S
)]
2
C+1
128
OFFSET
C=0
V
REF
X
[( )(
2
C
128
16.5 + S
32
)]
±
V
OFFSET
C≠0
哪里
C
=弦数（ 0-7 ）
S
=步数（0-15）
V
REF
是具有变化的高阻抗输入
高达40 pF的电容负载。
推荐的参考电压为MT8960
系列的编解码器为2.5V ±0.5％ 。输出电压
从引用来源应该有一个最大
为100ppm /℃的温度系数。该电压
应具有±0.5 ％的总调节公差
两者的变化的输入电压和输出
负载电压基准源。电压
能够满足这些的参考电路
规格示于图5。模拟器件
' AD1403A电压参考电路能够
NC
8
NC
7
NC
6
NC
5
V
REF
0.1
F
MT8960-67
过滤器/解码器
AD1403A
1
2
3
4
NC
+5V
2.5V
图5 - 典型的电压基准电路
6-23
ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
综合PCM编解码器过滤
特点
ST- BUS 兼容
发送/于一体的接收滤波器& PCM编解码器
I.C
满足AT&T D3 / D4和CCITT G711和G712
μ律：
MT8960/62/64/67
A律： MT8961 / 63 / 67分之65
低功耗：
OP ： 30 mW的典型值。
STBY ： 2.5 mW的典型值。
数字编码选项：
MT8964 / 65 /六十七分之六十六CCITT码
MT8960 / 61 /六十三分之六十二替代代码
数字控制增益调整两个过滤器
模拟和数字环回
过滤器和编解码器独立用户
测试访问
掉电模式下可用
2.048 MHz的主时钟输入
多达六个未提交控制输出
±5V
± 5 ％电源
问题10
1995年5月
订购信息
MT8964/65AC
18引脚陶瓷DIP
MT8960/61/64/65AE
18引脚塑料DIP
MT8962/63AE
20引脚塑料DIP
MT8962/63/66/67AS
20引脚SOIC
0 ° C至+ 70°C
描述
在ISO制造
2
-CMOS ，这些集成过滤器/
编解码器是专为满足苛刻
数字通信的性能需求
行业，如PABX ，中央办公厅，数字
电话。
ANUL
V
X
发送
滤波器
模拟
数字PCM
编码器
产量
注册
DSTO
SD0
SD1
SD2
SD3
SD4
SD5
B-注册
8-Bits
产量
注册
一注册
8-Bits
CSTI
CA
控制
逻辑
F1i
C2i
V
R
接受
滤波器
PCM数字
为了模拟
解码器
输入
注册
DSTI
V
REF
GNDA
GNDD
V
DD
V
EE
图1 - 功能框图
6-19
MT8960/61/62/63/64/65/66/67
ISO
2
-CMOS
MT8960/61/64/65
CSTI
DSTI
C2i
DSTO
VDD
F1i
CA
SD3
SD2
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
CSTI
DSTI
C2i
DSTO
VDD
SD5
SD4
F1i
CA
SD3
MT8962/63/66/67
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
SD2
18引脚CERDIP / PDIP
20引脚PDIP / SOIC
图2 - 引脚连接
引脚说明
引脚名称
CSTI
描述
控制ST- BUS总线。在
是用于控制所述过滤器/编解码器的功能的TTL兼容的数字输入。
三种操作模式可以通过向这个输入逻辑高电平来实现（V
DD
） ，逻辑低
（ GNDD ） ，或8位串行字，取决于CA和F1i的逻辑状态。
控制功能：断电，滤波器的增益调整，回环，芯片测试，标清输出。
数据ST- BUS总线。在
接受传入的8位PCM码字。输入为TTL兼容。
时钟输入
是TTL兼容的2.048 MHz的时钟。
数据ST- BUS输出
是一个三态数字输出驱动PCM总线与输出8位PCM
字。
正电源。
(+5V).
同步输入
是低电平有效数字输入使能（在与CA一起）的PCM输入，
PCM输出和数字控制输入。据内部采样时钟， C2I的每一个上升沿，
并提供帧和信道同步。
控制地址
是一个三电平数字输入使PCM输入和输出，并判定出
在其中控制寄存器（ A或B）的串行数据，呈现给CSTI被存储。
系统驱动器输出
是有其源极连接到N沟道晶体管的漏极开路输出
GNDA 。非活动状态是开路。
系统驱动器输出
是N沟道晶体管的漏极开路输出，这有其源绑
到GNDD 。非活动状态是开路。
系统驱动器输出
是“图腾柱” CMOS输出GNDD和V之间的切换
DD
。待用
状态为逻辑低电平。
负电源
(-5V).
语音传输
是模拟输入到发射滤波器。
汽车空
用于整合内部自动空信号。一个0.1μF的电容必须连接
之间的引脚和GNDA 。
语音输入
是接收滤波器的模拟输出。
模拟地
(0V).
参考电压
输入到D到A转换器。
数字地
(0V).
DSTI
C2i
DSTO
V
DD
F1i
CA
SD3
SD4-5
SD0-2
V
EE
V
X
ANUL
V
R
GNDA
V
REF
GNDD
6-20
ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
MT8960/62
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.415V
第7位...
最高位
0
最低位
-1.207V
0V
+1.207V +2.415V
模拟输入电压（V
IN
)
MT8964/66
数字输出
10000000
10001111
10011111
10101111
10111111
11001111
11011111
11101111
11111111
01111111
01101111
01011111
01001111
00111111
00101111
00011111
00001111
00000000
图3 -
μ律
编码器的传输特性
MT8961/63
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.5V
第7位...
最高位
0
最低位
-1.25V
0V
+1.25V
+2.5V
模拟输入电压（V
IN
)
MT8965/67
数字输出
10101010
10100101
10110101
10000101
10010101
11100101
11110101
11000101
11010101
01010101
01000101
01110101
01100101
00010101
00000101
00110101
00100101
00101010
图4 - A律编码器传输特性
6-21
MT8960/61/62/63/64/65/66/67
功能说明
图1示出的功能框图
MT8960-67 。这些器件提供转换
的话音频带的模拟信号之间的接口
电话用户环路和数字信号
在一个数字PCM需要（脉冲编码调制）
交换系统。在模拟（话音频带）的信号
发送通道输入芯片在V
X
，进行采样
为8kHz ，并且将样品量化和分配的8位
通过对数PCM编码定义的数字值
法律。在接收路径上的模拟信号离开
芯片在V
R
重建从数字8位后，
话。
单独的开关电容滤波器部分用于
对于之前在数字编码频带限制
传输路径和数字解码后的接收
路径。所有的过滤器的时钟都从2.048 MHz的衍生
主时钟输入， C2I 。芯片尺寸由最小
使用常见的电路进行A至D
和D到A转换。逐次逼近
技术被用于与电容阵列来定义
16级和8和弦的信号转换
流程。八个位PCM编码的数字数据输入
和离开芯片串联上DSTI和DSTO销，
分别。
ISO
2
-CMOS
是30分贝0-60赫兹35分贝为4.6 kHz和
以上。
滤波器的输出信号是一个8千赫楼梯
波形，它被馈入解码器电容器阵列
或者可选地，为一个外部电容负载
250 pF的当芯片处于测试模式。数码
编码器产生一个8位数字字
8千赫采样的模拟信号的表示。
串行数据流的第一个比特是7位（ MSB），而
表示模拟信号的符号。 4-6位
表示包含模拟的和弦
采样值。 0-3位代表的步长值
所选择的和弦中的模拟样本。该
MT8960-63提供一个标志加幅度PCM
输出代码格式。该MT8964 / 66 PCM输出
代码符合AT &T D3规范，也就是说，
真正标志位和反转幅度位。该
MT8965 / 67 PCM输出代码符合CCITT
与数字交替反转的规格（即使位
反转）。参见图。图3和4为数字输出
对应于模拟电压V代码
IN
在V
X
输入。
的8比特数字字是在DSTO输出在一
2.048 MHz的标称速率，经输出缓冲器作为
第8位的125微秒抽样框。
发送通道
在输入模拟信号（ Vx的）是：第一
通过一个RC低通滤波器带宽限制到508千赫
部分。这将执行必要的抗锯齿
对下列一阶取样数据的低通
前置过滤器，它的时钟频率为512千赫。这进一步
五阶前频带限制的信号124千赫
椭圆低通滤波器，主频为128 kHz时，提供
由编码器所要求的3.4 kHz的带宽
部分。 50/60赫兹三阶高通陷波滤波器
主频为8 kHz的完成了发射滤波器的路径。
累计直流偏移被取消在这最后
通过一个开关电容自动调零环路部分，其
整合了编码的PCM码字的符号位，喂
从编解码器后面并注入该电压电平
到比较器的非反相输入端。一
（介于0.1和1 F的值）积分电容器
必须从该点在外部连接（ ANUL ）
到模拟地（ GNDA ） 。
发射滤波器的绝对增益（名义上0
分贝在1 kHz ）可以从0 dB，以1被调节以7分贝
dB步长由三个二进制增益控制方式
垫。
与限制所产生的带通特性
在图10中示出符合CCITT和AT&T
推荐规格。典型atttenuations
6-22
接收路径
一个8位PCM编码的数字字被接收上
DSTI输入一次在125 μs的周期，是
装入输入寄存器。电荷比例
所接收到的PCM字出现在电容器
阵列和8 kHz的采样和保持电路
集成了这项指控，并认为它的其余部分
采样周期。
接收（D / A）滤波器提供插值滤波
在从编解码器的8 kHz的采样和保持信号。
该滤波器由一个3.4 kHz的低通五阶的
椭圆截面为128 kHz和执行计时
带宽限制在8千赫"staircase"和平滑
波形。此外， sinx的/ ×增益校正是
施加以补偿信号
衰减造成的较高频率
电容采样和保持电路。绝对
接收滤波器的增益可以调节从0 dB至
-7 dB，以1 dB的增减由三个二进制方式
控制增益垫。
由此产生的低通
的特性，与图11中所示的范围内，
符合CCITT和AT &牛逼推荐
特定连接的阳离子。
典型衰减为4.6千赫兹以上的为30分贝。
该过滤器之后是一个缓冲放大器，它
将驱动5V峰/峰值到一个10K欧姆的负载，适合
用于驱动电子2-4线电路。
ISO
2
-CMOS
V
REF
外部电压，必须提供与V
REF
针
其提供的参考电压的数字
编码与所述模拟信号的解码。为
V
REF
= 2.5V ，对于数字编码判决值
过载（最大模拟信号检测电平）为
等于模拟输入V
IN
= 2.415V （ μ律
版本）或2.5V （ A律版本）和相当于
3.17 dBm0有或3.14 dBm0的信号电平
分别在所述编解码器。
从解码器在V的模拟输出电压
R
is
德网络定义为：
μ律：
V
REF
MT8960/61/62/63/64/65/66/67
找到大量的编解码器，由于高
正常
在V的输入阻抗
REF
输入。
应采取预防措施的PCB布局设计
最大限度地减少噪声耦合到该引脚。 0.1μF
从V电容连接
REF
到地，位于
尽可能接近的编解码器，推荐
最大限度地减少噪音通过V进入
REF
。该电容
应具有良好的高频特性。
定时
该编解码器工作在同步方式（见
图9a） 。该编解码器是在第一激活
C2I的F1i后，正沿变低。该
在DSTO数字输出（它是一个三态输出
然后司机）会从高阻抗状态改变
到编码的PCM码字的符号位为
输出。这将一直有效，直到下一个正
缘，当所述下一个最显著位将被
输出。
在第一个负时钟沿（后F1i信号
在内部同步和CA是GNDD或
V
EE
）在DSTI逻辑信号存在将时钟
进入输入移位寄存器作为符号位
传入PCM字。
的8比特字是这样输入的DSTI上负
C2I的边缘和输出DSTO正沿
的C2I 。
F1i必须第八后返回到高电平
时钟脉冲造成DSTO进入高阻抗
并防止进一步的输入数据，以DSTI 。 F1i会
继续是每一个上升沿采样
C2I 。 （注： F1i随后可以采取低
同样的抽样框时，使入境
串行数据转换为CSTI 。发生这种情况通常是中间帧，
与CA结合= V
DD
中，为了输入一个8位
控制字写入寄存器B在这种情况下，输入的PCM
和输出分别由CA在V抑制
DD
.)
X
[(
-0.5
128
) ( )(
16.5 + S
)]
33
+
±
V
2
C
128
±
V
OFFSET
A律：
V
REF
X
+
[( )(
0.532 S
)]
2
C+1
128
OFFSET
C=0
V
REF
X
[( )(
2
C
128
16.5 + S
32
)]
±
V
OFFSET
C≠0
哪里
C
=弦数（ 0-7 ）
S
=步数（0-15）
V
REF
是具有变化的高阻抗输入
高达40 pF的电容负载。
推荐的参考电压为MT8960
系列的编解码器为2.5V ±0.5％ 。输出电压
从引用来源应该有一个最大
为100ppm /℃的温度系数。该电压
应具有±0.5 ％的总调节公差
两者的变化的输入电压和输出
负载电压基准源。电压
能够满足这些的参考电路
规格示于图5。模拟器件
' AD1403A电压参考电路能够
NC
8
NC
7
NC
6
NC
5
V
REF
0.1
F
MT8960-67
过滤器/解码器
AD1403A
1
2
3
4
NC
+5V
2.5V
图5 - 典型的电压基准电路
6-23
ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
综合PCM编解码器过滤
特点
ST- BUS 兼容
发送/于一体的接收滤波器& PCM编解码器
I.C
满足AT&T D3 / D4和CCITT G711和G712
μ律：
MT8960/62/64/67
A律： MT8961 / 63 / 67分之65
低功耗：
OP ： 30 mW的典型值。
STBY ： 2.5 mW的典型值。
数字编码选项：
MT8964 / 65 /六十七分之六十六CCITT码
MT8960 / 61 /六十三分之六十二替代代码
数字控制增益调整两个过滤器
模拟和数字环回
过滤器和编解码器独立用户
测试访问
掉电模式下可用
2.048 MHz的主时钟输入
多达六个未提交控制输出
±5V
± 5 ％电源
问题10
1995年5月
订购信息
MT8964/65AC
18引脚陶瓷DIP
MT8960/61/64/65AE
18引脚塑料DIP
MT8962/63AE
20引脚塑料DIP
MT8962/63/66/67AS
20引脚SOIC
0 ° C至+ 70°C
描述
在ISO制造
2
-CMOS ，这些集成过滤器/
编解码器是专为满足苛刻
数字通信的性能需求
行业，如PABX ，中央办公厅，数字
电话。
ANUL
V
X
发送
滤波器
模拟
数字PCM
编码器
产量
注册
DSTO
SD0
SD1
SD2
SD3
SD4
SD5
B-注册
8-Bits
产量
注册
一注册
8-Bits
CSTI
CA
控制
逻辑
F1i
C2i
V
R
接受
滤波器
PCM数字
为了模拟
解码器
输入
注册
DSTI
V
REF
GNDA
GNDD
V
DD
V
EE
图1 - 功能框图
6-19
MT8960/61/62/63/64/65/66/67
ISO
2
-CMOS
MT8960/61/64/65
CSTI
DSTI
C2i
DSTO
VDD
F1i
CA
SD3
SD2
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
CSTI
DSTI
C2i
DSTO
VDD
SD5
SD4
F1i
CA
SD3
MT8962/63/66/67
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
GNDD
VREF
GNDA
VR
ANUL
VX
VEE
SD0
SD1
SD2
18引脚CERDIP / PDIP
20引脚PDIP / SOIC
图2 - 引脚连接
引脚说明
引脚名称
CSTI
描述
控制ST- BUS总线。在
是用于控制所述过滤器/编解码器的功能的TTL兼容的数字输入。
三种操作模式可以通过向这个输入逻辑高电平来实现（V
DD
） ，逻辑低
（ GNDD ） ，或8位串行字，取决于CA和F1i的逻辑状态。
控制功能：断电，滤波器的增益调整，回环，芯片测试，标清输出。
数据ST- BUS总线。在
接受传入的8位PCM码字。输入为TTL兼容。
时钟输入
是TTL兼容的2.048 MHz的时钟。
数据ST- BUS输出
是一个三态数字输出驱动PCM总线与输出8位PCM
字。
正电源。
(+5V).
同步输入
是低电平有效数字输入使能（在与CA一起）的PCM输入，
PCM输出和数字控制输入。据内部采样时钟， C2I的每一个上升沿，
并提供帧和信道同步。
控制地址
是一个三电平数字输入使PCM输入和输出，并判定出
在其中控制寄存器（ A或B）的串行数据，呈现给CSTI被存储。
系统驱动器输出
是有其源极连接到N沟道晶体管的漏极开路输出
GNDA 。非活动状态是开路。
系统驱动器输出
是N沟道晶体管的漏极开路输出，这有其源绑
到GNDD 。非活动状态是开路。
系统驱动器输出
是“图腾柱” CMOS输出GNDD和V之间的切换
DD
。待用
状态为逻辑低电平。
负电源
(-5V).
语音传输
是模拟输入到发射滤波器。
汽车空
用于整合内部自动空信号。一个0.1μF的电容必须连接
之间的引脚和GNDA 。
语音输入
是接收滤波器的模拟输出。
模拟地
(0V).
参考电压
输入到D到A转换器。
数字地
(0V).
DSTI
C2i
DSTO
V
DD
F1i
CA
SD3
SD4-5
SD0-2
V
EE
V
X
ANUL
V
R
GNDA
V
REF
GNDD
6-20
ISO
2
-CMOS
MT8960/61/62/63/64/65/66/67
MT8960/62
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.415V
第7位...
最高位
0
最低位
-1.207V
0V
+1.207V +2.415V
模拟输入电压（V
IN
)
MT8964/66
数字输出
10000000
10001111
10011111
10101111
10111111
11001111
11011111
11101111
11111111
01111111
01101111
01011111
01001111
00111111
00101111
00011111
00001111
00000000
图3 -
μ律
编码器的传输特性
MT8961/63
数字输出
11111111
11110000
11100000
11010000
11000000
10110000
10100000
10010000
10000000
00000000
00010000
00100000
00110000
01000000
01010000
01100000
01110000
01111111
-2.5V
第7位...
最高位
0
最低位
-1.25V
0V
+1.25V
+2.5V
模拟输入电压（V
IN
)
MT8965/67
数字输出
10101010
10100101
10110101
10000101
10010101
11100101
11110101
11000101
11010101
01010101
01000101
01110101
01100101
00010101
00000101
00110101
00100101
00101010
图4 - A律编码器传输特性
6-21
MT8960/61/62/63/64/65/66/67
功能说明
图1示出的功能框图
MT8960-67 。这些器件提供转换
的话音频带的模拟信号之间的接口
电话用户环路和数字信号
在一个数字PCM需要（脉冲编码调制）
交换系统。在模拟（话音频带）的信号
发送通道输入芯片在V
X
，进行采样
为8kHz ，并且将样品量化和分配的8位
通过对数PCM编码定义的数字值
法律。在接收路径上的模拟信号离开
芯片在V
R
重建从数字8位后，
话。
单独的开关电容滤波器部分用于
对于之前在数字编码频带限制
传输路径和数字解码后的接收
路径。所有的过滤器的时钟都从2.048 MHz的衍生
主时钟输入， C2I 。芯片尺寸由最小
使用常见的电路进行A至D
和D到A转换。逐次逼近
技术被用于与电容阵列来定义
16级和8和弦的信号转换
流程。八个位PCM编码的数字数据输入
和离开芯片串联上DSTI和DSTO销，
分别。
ISO
2
-CMOS
是30分贝0-60赫兹35分贝为4.6 kHz和
以上。
滤波器的输出信号是一个8千赫楼梯
波形，它被馈入解码器电容器阵列
或者可选地，为一个外部电容负载
250 pF的当芯片处于测试模式。数码
编码器产生一个8位数字字
8千赫采样的模拟信号的表示。
串行数据流的第一个比特是7位（ MSB），而
表示模拟信号的符号。 4-6位
表示包含模拟的和弦
采样值。 0-3位代表的步长值
所选择的和弦中的模拟样本。该
MT8960-63提供一个标志加幅度PCM
输出代码格式。该MT8964 / 66 PCM输出
代码符合AT &T D3规范，也就是说，
真正标志位和反转幅度位。该
MT8965 / 67 PCM输出代码符合CCITT
与数字交替反转的规格（即使位
反转）。参见图。图3和4为数字输出
对应于模拟电压V代码
IN
在V
X
输入。
的8比特数字字是在DSTO输出在一
2.048 MHz的标称速率，经输出缓冲器作为
第8位的125微秒抽样框。
发送通道
在输入模拟信号（ Vx的）是：第一
通过一个RC低通滤波器带宽限制到508千赫
部分。这将执行必要的抗锯齿
对下列一阶取样数据的低通
前置过滤器，它的时钟频率为512千赫。这进一步
五阶前频带限制的信号124千赫
椭圆低通滤波器，主频为128 kHz时，提供
由编码器所要求的3.4 kHz的带宽
部分。 50/60赫兹三阶高通陷波滤波器
主频为8 kHz的完成了发射滤波器的路径。
累计直流偏移被取消在这最后
通过一个开关电容自动调零环路部分，其
整合了编码的PCM码字的符号位，喂
从编解码器后面并注入该电压电平
到比较器的非反相输入端。一
（介于0.1和1 F的值）积分电容器
必须从该点在外部连接（ ANUL ）
到模拟地（ GNDA ） 。
发射滤波器的绝对增益（名义上0
分贝在1 kHz ）可以从0 dB，以1被调节以7分贝
dB步长由三个二进制增益控制方式
垫。
与限制所产生的带通特性
在图10中示出符合CCITT和AT&T
推荐规格。典型atttenuations
6-22
接收路径
一个8位PCM编码的数字字被接收上
DSTI输入一次在125 μs的周期，是
装入输入寄存器。电荷比例
所接收到的PCM字出现在电容器
阵列和8 kHz的采样和保持电路
集成了这项指控，并认为它的其余部分
采样周期。
接收（D / A）滤波器提供插值滤波
在从编解码器的8 kHz的采样和保持信号。
该滤波器由一个3.4 kHz的低通五阶的
椭圆截面为128 kHz和执行计时
带宽限制在8千赫"staircase"和平滑
波形。此外， sinx的/ ×增益校正是
施加以补偿信号
衰减造成的较高频率
电容采样和保持电路。绝对
接收滤波器的增益可以调节从0 dB至
-7 dB，以1 dB的增减由三个二进制方式
控制增益垫。
由此产生的低通
的特性，与图11中所示的范围内，
符合CCITT和AT &牛逼推荐
特定连接的阳离子。
典型衰减为4.6千赫兹以上的为30分贝。
该过滤器之后是一个缓冲放大器，它
将驱动5V峰/峰值到一个10K欧姆的负载，适合
用于驱动电子2-4线电路。
ISO
2
-CMOS
V
REF
外部电压，必须提供与V
REF
针
其提供的参考电压的数字
编码与所述模拟信号的解码。为
V
REF
= 2.5V ，对于数字编码判决值
过载（最大模拟信号检测电平）为
等于模拟输入V
IN
= 2.415V （ μ律
版本）或2.5V （ A律版本）和相当于
3.17 dBm0有或3.14 dBm0的信号电平
分别在所述编解码器。
从解码器在V的模拟输出电压
R
is
德网络定义为：
μ律：
V
REF
MT8960/61/62/63/64/65/66/67
找到大量的编解码器，由于高
正常
在V的输入阻抗
REF
输入。
应采取预防措施的PCB布局设计
最大限度地减少噪声耦合到该引脚。 0.1μF
从V电容连接
REF
到地，位于
尽可能接近的编解码器，推荐
最大限度地减少噪音通过V进入
REF
。该电容
应具有良好的高频特性。
定时
该编解码器工作在同步方式（见
图9a） 。该编解码器是在第一激活
C2I的F1i后，正沿变低。该
在DSTO数字输出（它是一个三态输出
然后司机）会从高阻抗状态改变
到编码的PCM码字的符号位为
输出。这将一直有效，直到下一个正
缘，当所述下一个最显著位将被
输出。
在第一个负时钟沿（后F1i信号
在内部同步和CA是GNDD或
V
EE
）在DSTI逻辑信号存在将时钟
进入输入移位寄存器作为符号位
传入PCM字。
的8比特字是这样输入的DSTI上负
C2I的边缘和输出DSTO正沿
的C2I 。
F1i必须第八后返回到高电平
时钟脉冲造成DSTO进入高阻抗
并防止进一步的输入数据，以DSTI 。 F1i会
继续是每一个上升沿采样
C2I 。 （注： F1i随后可以采取低
同样的抽样框时，使入境
串行数据转换为CSTI 。发生这种情况通常是中间帧，
与CA结合= V
DD
中，为了输入一个8位
控制字写入寄存器B在这种情况下，输入的PCM
和输出分别由CA在V抑制
DD
.)
X
[(
-0.5
128
) ( )(
16.5 + S
)]
33
+
±
V
2
C
128
±
V
OFFSET
A律：
V
REF
X
+
[( )(
0.532 S
)]
2
C+1
128
OFFSET
C=0
V
REF
X
[( )(
2
C
128
16.5 + S
32
)]
±
V
OFFSET
C≠0
哪里
C
=弦数（ 0-7 ）
S
=步数（0-15）
V
REF
是具有变化的高阻抗输入
高达40 pF的电容负载。
推荐的参考电压为MT8960
系列的编解码器为2.5V ±0.5％ 。输出电压
从引用来源应该有一个最大
为100ppm /℃的温度系数。该电压
应具有±0.5 ％的总调节公差
两者的变化的输入电压和输出
负载电压基准源。电压
能够满足这些的参考电路
规格示于图5。模拟器件
' AD1403A电压参考电路能够
NC
8
NC
7
NC
6
NC
5
V
REF
0.1
F
MT8960-67
过滤器/解码器
AD1403A
1
2
3
4
NC
+5V
2.5V
图5 - 典型的电压基准电路
6-23
QQ：2880707522 复制
