MT8941B
输入至输出的相位关系
数据表
无修正窗口大小为324纳秒的DPLL ＃ 1和32
s
对于DPLL ＃ 2 。这是可能的相对相位
基准信号，将与无纠正窗口内摆动，这取决于它的跳动和的相对漂移
主时钟。其结果是，输入信号和输出时钟（在帧脉冲之间的相位关系
箱子DPLL ＃2）可以变化最多的窗口大小。这种情况被示于图4中的最大
对于DPLL ＃ 1相位变化是324纳秒和DPLL ＃ 2是32
s.
然而，该相位差可以被吸收
由卓联公司的T1 / CEPT设备的输入抖动缓冲器。
无纠正窗口充当低频抖动的滤波器和漂移由于数字锁相环不跟踪
在其内部的参考信号。无纠正窗口的大小小于或等于输入抖动的大小
缓冲对T1和CEPT设备，以保证不打滑将发生在收到T1 / CEPT框架。
该电路将保持同步，只要在输入频率的的DPLL的锁定范围内
（请参见上“抖动性能和锁定范围”作进一步详细说明） 。锁相范围足够宽
为满足CCITT线路速率规格（ 1.544兆赫
±32
PPM和2.048兆赫
±50
PPM ）的高容量
地面数字服务。
相位采样在每个DPLL的一个帧（8千赫）进行一次。该部门被设置为8和193的DPLL ＃ 1 ，
用于锁定到输入的下降沿在8 kHz至产生T1（ 1.544兆赫）的时钟。对于DPLL ＃ 2，师
被设定为8和256 ，以提供CEPT / ST-总线时钟频率为2.048 MHz的同步于输入的下降沿
信号（ 8千赫） 。主时钟源被指定为12.352兆赫DPLL ＃1和16.384兆赫DPLL ＃ 2
在操作的整个温度范围内。
输入MS0至MS3都用来选择MT8941B的操作模式，见表14。所有的输出
是由各自的使能控制控制到高阻抗状态。未提交的与非门
可以使用在应用程序涉及卓联公司的MT8976 / MH89760 （ T1接口）和MT8979 / MH89790
（ CEPT接口） 。
操作模式
该MT8941B的操作被划分为主要模式和次要模式。主要的模式被定义为
两者的DPLL的模式选择引脚MSO和MSI 。次要模式由销MS2和MS3和它们的选择
只适用于全数字锁相环＃ 2 。有个不小的模式DPLL ＃ 1 。
的DPLL ＃ 1主要模式
DPLL ＃1可以在三种主要模式的选择由MSO和MSI （表1）进行操作。当MS1为低时，它是在
正常模式下，它提供了锁定到输入帧脉冲的下降沿的T 1 （ 1.544兆赫）的时钟信号
F0i （ 8千赫） 。 DPLL ＃ 1要求的12.352兆赫（ C12i ）主时钟输入。在第二个和第三个主要模式
（MS1为HIGH时） ，数字锁相环＃ 1被设定为DIVIDE施加在CVB （引脚21 ）上的外部1.544 MHz或2.048 MHz的信号。该
师可以通过MS 0被设置为任一193 （低）或256 （高） 。在这些模式中，在C8Kb 8千赫的输出是
内部连接到DPLL ＃ 2 ，工作于单时钟模式。
的DPLL ＃ 2大模式
有四种主要模式的DPLL ＃2由MSO和MSI可选择的，如表2所示。在所有这些模式中
DPLL ＃ 2提供了CEPT PCM30定时， ST-总线时钟和帧信号。
在NORMAL模式下， DPLL ＃ 2提供了锁定的下降沿CEPT / ST- BUS兼容的定时信号
8 kHz的输入信号（ C8Kb ） 。这些信号是4.096兆赫（ -C 40和C4b的）和2.048兆赫（ C 20 C 20和）时钟，
8千赫帧脉冲（ F0B ）来自于16.384 MHz的主时钟。该模式可以是相同的FREE-
RUN模式如果C8Kb引脚连接到V
DD
或V
SS
.
5
卓联半导体公司
QQ：2880707522 复制
