【MT70003单信道解码器ARINC16/24位并行接口自动地址识别选项8/10位5V单电源，低功耗】,IC型号MT70003,MT70003 PDF资料,MT70003经销商,ic,电子元器件-51电子网

MT70003

单信道解码器ARINC

16/24位并行接口

自动地址识别选项

8/10位

5V单电源，低功耗

消费

＆ LT ;

50mW

全MIL工作范围

内置校验和字长的错误

发现

高/低速可编程

VLSI组件用于ARINC 429数据传输系统

MT70003

最大额定值

（以上其中有用寿命可能受到损害）

储存温度

温度（环境）下偏置

电源电压VDD

直流输入电压

输出电流（单O / P）

输出电流（总O / P）

电气特性在整个工作范围

参数

IOH

IOL

VIH

VIL

IIL

IOZ

CI / O

ICC

描述

输出高电流

输出低电流

输入高电压

输入低电压

输入负载电流

输出漏电流

输入电容

I / O容量

电源电流

- 65°C至+ 150°C

- 55 ° C至+ 125°C

-0.3V至+ 7V

-0.3 VDD + 0.3V

10mA

20mA

测试条件

VOH=2.8V

VDD = 4.5V

VOL=0.4V

民

1.0

3.2

2.4

-0.3

-40

典型值

最大

单位

伏

VSS

0.4V

＆ LT ;

VCC输出禁用

测试频率= 1.0 MHZ

VCC = MAX 。所有输入

HIGH ，所有输出开

VCC

0.8

0.45

2.6

1.5

开关特性

记

除非另有说明，输出负载假定为50 pF的电容加上静

IOH的范围内的电流

民

人工晶体

最大

参数

TRI & TFI

描述

输入上升和下降时间

时钟

期

THI

TLO

卓; TFO

时钟

嗨时间

不复位LO时间

不复位数据就绪时间LO

输出上升和下降时间

输出三态延迟相对于上没有吊牌EN变化

或NOT DATA ENABLE 。

TAZ

TPLH

TLO

在不启用三态OFF

↑

联亚从没有启用

↓

（包括最坏的情况

输出边沿时间）。

数据就绪，从不会重置数据就绪

↓.

数据就绪

↑

从数据就绪

↓.

16位总线选项;数据访问不完整的;不是数据

ENABLE LO ; LO脉冲在不重置数据就绪

＆ LT ;

)

2 +0.2

300

500

+0.05

2 -0.1

2 +0.2

2 +0.1

民

最大

1.0

0.55

单位

200

0.9

0.45

200

100

VLSI组件用于ARINC 429数据传输系统

MT70003

TPLH

数据就绪

↑

从复位数据就绪

↑

（ 16位总线选项;数据访问不完整的;不是数据

ENABLE LO ; LO脉冲在不重置数据就绪

>2 ）

数据就绪

↑

从标记有效（不是数据

ENABLE LO ;顺序操作）

数据就绪

↑

从不数据启用

↓

（ TAG

VALID HI ;不复位DATA READY HI ）

数据就绪

↓

从不数据启用

↑

标签有效

↓

在不重置数据就绪

↑

（数据

访问结束）

地址识别倍

地址认可的稳定时间由TAG有效）

（外部识别模式选择HI ）

)

TAG输入量从豪VALID稳定时间（内部

)

识别模式选择LO ）

)

从标签保持时间地址认可的结束

有效

TAG投入保持时间结束时从标记有效

)

TPLH

4 -0.3

一般

此电路接收从缓冲的ARINC-429总线的串行数据转换成一个32位的移位寄存器。在结束时

传输接收到的字进行检查。它仅被认为是“好” ，如果总的奇偶校验是奇数和

的长度为32位。如果单词失败这些检查传输故障标志。如果单词

“好”的标记位被装入标签锁存器和一个标记有效标志被设置。无论是内部或外部的

地址识别可根据模式选择的状态来选择。

如果该地址是内4我们时间窗口识别的32位字锁存从移位寄存器更新。

因此，只包含一个“好”字，其地址已被识别的字锁存器。的内容

字锁存器只要将数据准备好标志是HI进行访问。它可在并行三人态输出

公路是16或24位宽，按照16/24的总线选择的状态。在前者中，在

32位字被输出在两半，并输出的状态DATAMUX表示其中一半是本。在

后者的情况下的位1至8中（标记位），不可用，但其余的24位被一起呈现。

用户通过脉冲不复位数据就绪低，表明他的信号接收ARINC字

数据访问完成其取消标记有效和数据就绪。

用户拥有一个全字的传输时间来访问的话锁存器，而无需输入溢出条件。

当“字的终结”检测到内部音序器被启动。首先，标记有效进行检查。如果这

还是HI溢出标志置位。下一个数据访问逻辑被初始化，并且二者的TAG VALID和

变速箱故障被取消。

一旦设定，溢出标志只有一个“数据访问完整的”信号取消。一个这样的存在

溢出标志信号服务的字速率闩比传输速率慢。记

数据就绪和数据MUX总是与输出数据的状态可从字

锁存器不能被更新，除非该用户请求，而TAG VALID和传动

故障始终参考了最新接收到的字。当标记有效设置标签锁总是更新

但除非这个标签是公认的TRAG锁存器中的内容将要承担的内容没有任何关系

字锁存器。

VLSI组件用于ARINC 429数据传输系统

MT70003

ARINC 429字结构

一个ARINC 429字为32位长。要发送的字的第一个部分是拉布勒（标签），其位

图1是最显著和第8位的至少显著。位9和10都保留在源/目的地

标识符在某些格式否则它们被用作数据的填充位。当电路输入端标识符是

有线HI位9 & 10顷视为额外的标记位，并有助于解决识别，但是当标识符

是有线LO位9 & 10顷排除地址识别。

位11至29是数据字段，该字段的位11是最显著，位30和31保留用于

对于高速运行的比特率必须每秒+ 1％和电路输入100千比特快/慢

SELECT必须连接路。对低速运行的比特率必须在范围12.0 14.5千比特

每秒和所选择的速率应保持在1％以内。快/慢的SELECT然后必须是有线的

HI 。

内部时序

此判定通过1兆赫的时钟施加到

IN 。这个时钟是异步与比特率和应

保持在± 10％。

字同步

该数字字是参照的单词之间4位时间（最小）的间隙保持同步。该

开头的第一个传输的位以下的间隙即表示下一个字的开头。

秒杀抑制（定时asumes时钟周期= 1

该电路采用两个输入脉冲抑制滤波器。这将拒绝脉冲不到2

长短

和接受脉冲大于3

持续时间。

内部地址识别

如果模式选择的是在编曲阶段进行有线LO内部地址识别。

在编曲的时期。如果标识符是LO状态输入在T1到T8内部与比较

位1到标记锁存器8和仅当它们是内4当量

标记有效存在一套是地址

认可。虽然T9和T10的状态被忽略，这些投入应在良好的逻辑电平举行

否则该电路的电源电流会增加。

如果标识符是HI那么T9和T10进行了对比对9 & 10标记闩锁。

用MODE SELECT举行LO输入引脚的状态致辞认可和TAG启用

将被忽略。由于这些引脚具有内部上拉电阻，如果不需要它们不需要连接。

外部地址识别（定时假设时钟周期= 1μs的时间）

如果模式选择是有线HI内部地址比较受到抑制。 T1到T10作为回应三态

输出端口使能时NOTTAG ENABLE为LO 。那么标签锁存器的内容呈现给

标签输出总线。

操作在该模式下的正常顺序为TAG VALID被设置在一个良好的单词的末尾。该

用户将其作为singla通过使三态来询问标签锁存器。在4

标记有效的

外出时的HI作出决定是否要经由地址认可闩加载字。

VLSI组件用于ARINC 429数据传输系统

MT70003

如果操作的任一模式是一个地址识别信号不被内4检测

的标记有效幸福

设置此标志会自动取消，单词锁没有被更新。相反，如果一个地址

识别信号中的4检测

标记有效存在一套，并保持至少要等到6

后

TAG VALID的上升沿则字锁存器被更新。标记有效再撑HI直到取消或者

由数据访问完整或下一个接收到的字的结束的检测。

数据总线

字锁存器中的内容输出到一个LO上不是数据ENABLE启用数据总线。该

输出总线的状态由DATA READY指示。此标志会自动保持LO每当数据

ENABLE IA HI 。 DATA READY举行LO为内部序列的持续时间，而不会复位

DATA READY举行LO和数据，而MUX和输出日期沉淀。否则数据

READY设置后不久字锁已被更新，并取消当数据访问完成。

24位选择

对于24位格式16/24总线进行连线LO 。数据MUX总是HI ，表示位17

32接通D1 / 17和D16 / 32分别与另外的比特916分别输出的D9到D16的输出。数据

访问结束时，脉冲的用户不重置数据准备与一个LO脉冲宽度越大，

小于100 ns 。

16位选择

16/24总线进行连线HI 。数据MUX是由音序器，在单词的末尾复位。当数据

READY置，位1到16分别提供D1 / 17 D1 / 32上。用户信号验收

通过脉冲上半年不会重置数据就绪LO 。然后，数据就绪取消，而数据MUX和

DATA READY已经采取HI ， -再出现数据就绪。数据MUX现在是HI和位17到32

可在D1 / 17 D16 / 32 。数据访问完成时，不会重置数据就绪脉冲是为LO

的第二时间。

字检测结束

这是通过一个间隙计数器超时，而“O” DETECT和'1' DETECT检测被振一时间

相当于2个

位周期。已经超时，它产生字信号的一端设置OVERRUN如果

标记有效仍然是HI和触发控制定序。

位计数器

这个计数加到移位寄存器的移位脉冲的数目。不允许算过去的状态和33

由控制定序器复位。对于待检测的好词它必须在状态32 ，在该字的结尾。

奇偶校验器

这是与比特计数器复位。它只要切换逻辑' 1 '被移入移位寄存器。对于一个好的

待检测字它必须在一个HI状态在字的结尾。

电路初始化

该电路可以在任何时候通过按住不复位LO被初始化。该引脚具有内部上拉

晶体管。所有的标志都立即清除和电路被锁定，而不会被复位LO 。该

LO的最短持续时间为200纳秒。的复位条件的去除发生在上升沿

下列不复位去HI 。

应用

仪器显示

VLSI组件用于ARINC 429数据传输系统