2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
2MB SYNCBURST
SRAM
特点
快速时钟和OE ＃访问时间
单+ 3.3V + 0.3V / -0.165V电源（V
DD
)
独立的+ 3.3V或+ 2.5V隔离输出缓冲器
电源（V
DD
Q)
在间歇模式来减少功耗待机
常见的数据输入和数据输出
单个字节写入控制和全球
写
三个芯片使简单的深度扩展和
地址流水线
时钟控制和注册地址，数据
I / O和控制信号
内部自定时写周期
突发控制引脚（交错或线性突发）
自动断电
100引脚TQFP封装
低电容总线负载
可用的X18 ， X32 ， X36和版本
MT58L128L18F ， MT58L64L32F ，
MT58L64L36F ; MT58L128V18F ，
MT58L64V32F ， MT58L64V36F
3.3V V
DD
， 3.3V或2.5V的I / O ，流通型
100引脚TQFP **
** JEDEC标准的MS -026 BHA （ LQFP ） 。
概述
美光
SyncBurst
SRAM家庭使用
高速，低功耗的CMOS设计，是fabri-
cated用先进的CMOS工艺。
美光科技公司的2Mb SRAM的SyncBurst集成了128K X
18 ， 64K ×32或64K ×36的SRAM核心，先进的
同步外围电路和一个2位的脉冲串
计数器。所有同步输入通过寄存器
由一个正边沿触发的单时钟控制
输入（CLK） 。同步输入包括AD-所有
礼服，所有的数据输入，低电平有效芯片使能（ CE ＃ ） ，
两个额外的芯片能够轻松纵深拓展
（ CE2 ， CE2 ＃ ） ，突发控制输入（ ADSC ＃ ， ADSP ＃ ，
ADV ＃ ） ，字节写使能（ BWX ＃ ）和全局写
（ GW ＃ ） 。
异步输入包括输出使能
（ OE ＃ ） ，打盹使能（ ZZ ）和时钟（ CLK ） 。也有
突发模式引脚（ MODE）的接口之间进行选择
叶和线性突发模式。数据输出（ Q） ，恩
通过OE ＃体健，也是异步的。写周期可以
是从一到两个字节宽（ ×18 ），或一至四个
字节宽（的X32 / X36 ） ，由写控制的控制
输入。
突发的操作可以与任一地址启动
状态处理器（ ADSP ＃ ）或地址状态控制器
（ ADSC ＃ ）输入引脚。随后的脉冲串地址可以
内部产生由脉冲串预先作为控制
销（ADV ＃）。
选项
时序（通道/循环/兆赫）
6.8ns / 8.0ns / 125 MHz的
7.5ns / 8.8ns / 113 MHz的
8.5ns / 10ns的/ 100 MHz的
为10ns / 15ns的/ 66 MHz的
配置
3.3V的I / O
128K ×18
64K ×32
64K ×36
2.5V的I / O
128K ×18
64K ×32
64K ×36
包
100引脚TQFP
工作温度范围
商用（0 ° C至+ 70 ° C）
产品编号举例：
记号
-6.8
-7.5
-8.5
-10
MT58L128L18F
MT58L64L32F
MT58L64L36F
MT58L128V18F
MT58L64V32F
MT58L64V36F
T
无
MT58L64L36FT-8.5
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
1
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
功能框图
128K ×18
17
SA0 ， SA1 ， SA
模式
ADV ＃
CLK
地址
注册
17
15
17
2
SA0-SA1
SA1'
二季度
计数器
逻辑
CLR
Q0
SA0'
ADSC ＃
ADSP ＃
BYTE “B”
写注册
9
BYTE “B”
写入驱动器
9
128K ×9× 2
内存
ARRAY
9
18
SENSE 18
安培
产量
缓冲器
18
BWB ＃
BWA ＃
BWE ＃
GW ＃
CE＃
CE2
CE2#
OE ＃
BYTE “一”
写注册
9
BYTE “一”
写入驱动器
的DQ
DQPa
DQPb
启用
注册
18
输入
注册
2
功能框图
64K X 32/36
16
SA0 ， SA1 ， SA
模式
ADV ＃
CLK
二季度
SA1'
计数器
逻辑
Q0
CLR
SA0'
地址
注册
16
SA0-SA1
14
16
ADSC ＃
ADSP ＃
BWD ＃
BYTE “D”
写注册
9
BYTE “D”
写入驱动器
9
BWC ＃
BYTE “C”
写注册
9
BYTE “C”
写入驱动器
9
64K ×8× 4
(x32)
64K ×9× 4
(x36)
36
SENSE
安培
36
产量
缓冲器
36
的DQ
DQPa
DQPb
DQPc
DQPd
BWB ＃
BYTE “B”
写注册
9
BYTE “B”
写入驱动器
9
内存
ARRAY
BWA ＃
BWE ＃
GW ＃
CE＃
CE2
CE2#
OE ＃
BYTE “一”
写注册
9
BYTE “一”
写入驱动器
9
36
启用
注册
4
输入
注册
注意：
功能方框图说明了简化设备操作。见真值表，引脚描述和时序图
的详细信息。
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
2
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
一般说明（续）
地址和写控制记录片上，以
简化写周期。这使得自定时写
周期。单个字节使能允许单个字节
被写入。
在X18设备上的写周期， BWA ＃
控制DQA引脚和DQPa ; BWB ＃控制DQB引脚
和DQPb 。在对X32和X36的写周期
设备， BWA ＃控制DQA引脚和DQPa ; BWB ＃
DQB控制引脚和DQPb ; BWC ＃控制DQC销
和DQPc ; BWD ＃ DQD控制引脚和DQPd 。 GW ＃
低导致要写入的所有字节。奇偶校验位是只
可利用×18和对x36版本。
美光科技公司的2Mb SRAM的SyncBurst从操作
+3.3V V
DD
电源，并且所有的输入和输出是
TTL兼容。用户可以选择3.3V或2.5V
I / O版本。该设备特别适用于486 ，
奔腾
， 680X0和PowerPC系统和系统
这得益于一个很宽的数据总线。该装置还
理想的通用16位， 18- ， 32-， 36- ， 64- ，和72位宽
应用程序。
请
参考
to
美光科技公司
WEB
现场
（ www.micronsemi.com/datasheets/syncds.html ）的
最新的数据表。
TQFP引脚分配表
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
x32/x36
NC / DQPc **
DQC
DQC
V
DD
Q
V
SS
NC
DQC
NC
DQC
DQB
DQC
DQB
DQC
V
SS
V
DD
Q
DQB
DQC
DQB
DQC
V
SS
V
DD
NC
V
SS
DQB
DQD
DQB
DQD
V
DD
Q
V
SS
DQB
DQD
DQB
DQD
DQPb
DQD
NC
DQD
x18
NC
NC
NC
针＃
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
x18
x32/x36
V
SS
V
DD
Q
NC
DQD
NC
DQD
NC
NC / DQPd **
模式
SA
SA
SA
SA
SA1
SA0
DNU
DNU
V
SS
V
DD
DNU
DNU
SA
SA
SA
SA
SA
SA
NC / SA *
针＃
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
x32/x36
NC / DQPa **
DQA
DQA
V
DD
Q
V
SS
NC
DQA
NC
DQA
DQA
DQA
V
SS
V
DD
Q
DQA
DQA
ZZ
V
DD
NC
V
SS
DQA
DQB
DQA
DQB
V
DD
Q
V
SS
DQA
DQB
DQA
DQB
DQPa
DQB
NC
DQB
x18
NC
NC
NC
针＃
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
x18
x32/x36
V
SS
V
DD
Q
DQB
DQB
NC / DQPb **
SA
SA
ADV ＃
ADSP ＃
ADSC ＃
OE ＃
BWE ＃
GW ＃
CLK
V
SS
V
DD
CE2#
BWA ＃
BWB ＃
BWC ＃
BWD ＃
CE2
CE＃
SA
SA
NC
NC
SA
NC
NC
*引脚50为地址的扩展保留。
**无连接（ NC ）上使用X32的版本。奇偶校验（ DQPx ）用于在对x36版本。
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
3
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
引脚配置（顶视图）
100引脚TQFP
SA
NC
NC
V
DD
Q
V
SS
NC
DQPa
DQA
DQA
V
SS
V
DD
Q
DQA
DQA
V
SS
NC
V
DD
ZZ
DQA
DQA
V
DD
Q
V
SS
DQA
DQA
NC
NC
V
SS
V
DD
Q
NC
NC
NC
SA
SA
ADV ＃
ADSP ＃
ADSC ＃
OE ＃
BWE ＃
GW ＃
CLK
V
SS
V
DD
CE2#
BWA ＃
BWB ＃
NC
NC
CE2
CE＃
SA
SA
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
50
81
49
82
48
83
47
84
46
85
45
86
44
87
43
88
42
89
41
90
40
91
39
92
38
93
37
94
36
95
35
96
34
97
33
98
32
99
31
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
x18
NC / SA *
SA
SA
SA
SA
SA
SA
DNU
DNU
V
DD
V
SS
DNU
DNU
SA0
SA1
SA
SA
SA
SA
模式
SA
SA
ADV ＃
ADSP ＃
ADSC ＃
OE ＃
BWE ＃
GW ＃
CLK
V
SS
V
DD
CE2#
BWA ＃
BWB ＃
BWC ＃
BWD ＃
CE2
CE＃
SA
SA
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
50
81
49
82
48
83
47
84
46
85
45
86
44
87
43
88
42
89
41
90
40
91
39
92
38
93
37
94
36
95
35
96
34
97
33
98
32
99
31
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
NC / DQPb **
DQB
DQB
V
DD
Q
V
SS
DQB
DQB
DQB
DQB
V
SS
V
DD
Q
DQB
DQB
V
SS
NC
V
DD
ZZ
DQA
DQA
V
DD
Q
V
SS
DQA
DQA
DQA
DQA
V
SS
V
DD
Q
DQA
DQA
NC / DQPa **
NC
NC
NC
V
DD
Q
V
SS
NC
NC
DQB
DQB
V
SS
V
DD
Q
DQB
DQB
V
SS
V
DD
NC
V
SS
DQB
DQB
V
DD
Q
V
SS
DQB
DQB
DQPb
NC
V
SS
V
DD
Q
NC
NC
NC
x32/x36
NC / SA *
SA
SA
SA
SA
SA
SA
DNU
DNU
V
DD
V
SS
DNU
DNU
SA0
SA1
SA
SA
SA
SA
模式
*引脚50为地址的扩展保留。
**无连接（ NC ）上使用X32的版本。奇偶校验（ DQPx ）用于在对x36版本。
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
NC / DQPc **
DQC
DQC
V
DD
Q
V
SS
DQC
DQC
DQC
DQC
V
SS
V
DD
Q
DQC
DQC
V
SS
V
DD
NC
V
SS
DQD
DQD
V
DD
Q
V
SS
DQD
DQD
DQD
DQD
V
SS
V
DD
Q
DQD
DQD
NC / DQPd **
4
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
TQFP引脚说明
x18
x32/x36
符号
SA0
SA1
SA
TYPE
输入
描述
同步地址输入：这些输入注册和必备
满足建立和保持周围CLK的上升缘时间。
37
37
36
36
32-35, 44-49, 32-35, 44-49,
80-82, 99,
81, 82, 99,
100
100
93
94
–
–
93
94
95
96
BWA ＃
BWB ＃
BWC ＃
BWD ＃
输入
同步字节写使能：这些低电平输入允许
单个字节写入，并必须满足建立和保持
围绕CLK的上升沿时间。字节写使能为低电平
对于写周期，高表示读周期。对于X18的版本，
BWA ＃控制DQA引脚和DQPa ; BWB ＃ DQB控制引脚，
DQPb 。对于X32和X36版本， BWA ＃控制DQA引脚和
DQPa ; BWB ＃ DQB控制引脚和DQPb ; BWC ＃控制DQC销
和DQPc ; BWD ＃ DQD控制引脚和DQPd 。奇偶只
可利用×18和对x36版本。
字节写使能：此低电平输入允许字节写
操作和必须满足建立和保持周围的倍
上升CLK的边缘。
全局写：此低电平输入允许一个完整的18- ， 32-，和36位
写发生独立于BWE ＃和BWX ＃线，并且必须
满足建立和保持周围CLK的上升缘时间。
时钟：这个信号寄存器的地址，数据，芯片使能字节
写使能，并在其上升沿脉冲串控制输入。所有
同步输入必须满足建立和保持周围的时代
时钟的上升沿。
同步芯片使能：此低电平输入用于启用
设备和条件的内部使用的ADSP ＃ 。 CE ＃被采样
只有当一个新的外部地址被加载。
同步芯片使能：此低电平输入用于启用
该装置和只进行采样时，一个新的外部地址是
加载。
同步芯片使能：此高电平输入是用来启用
该装置和只进行采样时，一个新的外部地址是
加载。
输出使能：此低电平有效，异步输入使
数据I / O输出驱动器。
同步地址前进：此低电平输入用于
推进内部突发计数器，控制后突发存取
外部地址被加载。该引脚上的高电平有效使
等待产生（无地址提前）状态。为了确保使用
在写周期正确的地址， ADV ＃必须是高的
开始的ADSP ＃周期后的第一个时钟的上升沿。
同步地址状态的处理器：此低电平输入
中断任何正在进行的破灭，导致了新的外部地址是
注册。读取时使用新的地址进行的，
独立字节写的启用和ADSC ＃ ，但依赖
在CE ＃ ， CE2和CE2 ＃ 。如果CE＃为高电平ADSP ＃被忽略。电源 -
按下状态进入，如果CE2为低或CE2 ＃高。
87
87
BWE ＃
输入
88
88
GW ＃
输入
89
89
CLK
输入
98
98
CE＃
输入
92
92
CE2#
输入
97
97
CE2
输入
86
83
86
83
OE ＃
ADV ＃
输入
输入
84
84
ADSP ＃
输入
（接下页）
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
5
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
QQ：2881677436 复制
