4 MEG ×4
FPM DRAM
DRAM
特点
工业标准引脚排列X4 ，时间，功能，
和包
高性能，低功耗的CMOS硅栅
过程
单电源（ + 3.3V ± 0.3V或+ 5V ± 0.5V ）
所有输入，输出和时钟TTL兼容
刷新模式： RAS ＃ - 只，隐蔽性和CAS ＃ -
先于RAS ＃ （ CBR ）
可选的自刷新（ S）的低功耗数据
保留
11行， 11列地址（ 2K刷新）或
12行， 10列地址（ 4K刷新）
快速页面模式（ FPM ）访问
5V容限输入和I / O电压为3.3V器件
MT4LC4M4B1 ， MT4C4M4B1
MT4LC4M4A1 ， MT4C4M4A1
对于最新的数据资料，请参考美光网络
网站：
www.micronsemi.com/mti/msp/html/datasheet.html
引脚配置（顶视图）
二十六分之二十四引脚SOJ
V
CC
DQ0
DQ1
WE＃
RAS ＃
**NC/A11
A10
A0
A1
A2
A3
V
CC
二十六分之二十四引脚TSOP
V
CC
V
SS
DQ0
DQ3
DQ1
DQ2
WE＃
CAS ＃
RAS ＃
OE ＃
**NC/A11
A9
A10
A0
A8
A1
A7
A2
A6
A3
A5
V
CC
A4
V
SS
1
2
3
4
5
6
8
9
10
11
12
13
26
25
24
23
22
21
19
18
17
16
15
14
V
SS
DQ3
DQ2
CAS ＃
OE ＃
A9
A8
A7
A6
A5
A4
V
SS
1
2
3
4
5
6
8
9
10
11
12
13
26
25
24
23
22
21
19
18
17
16
15
14
选项
=电压
3.3V
5V
刷新寻址
2048 （ 2K ）行
4096 （ 4K ）行
包
塑料SOJ （ 300万）
塑料TSOP （ 300万）
时机
为50ns存取
60ns的访问
刷新率
标准刷新
自刷新（ 128ms的时间段）
记号
LC
C
B1
A1
DJ
TG
-5
-6
无
S*
** NC在2K刷新和A11的4K刷新选项。
4 MEG ×4 FPM DRAM型号一览
产品型号
MT4LC4M4B1DJ-6
MT4LC4M4B1DJ - 6 S
MT4LC4M4B1TG-6
MT4LC4M4B1TG - 6 S
MT4LC4M4A1DJ-6
MT4LC4M4A1DJ - 6 S
MT4LC4M4A1TG-6
MT4C4M4A1TG - 6 S
MT4C4M4B1DJ-6
MT4C4M4B1DJ - 6 S
MT4C4M4B1TG-6
MT4C4M4B1TG - 6 S
MT4C4M4A1DJ-6
MT4C4M4A1DJ - 6 S
MT4C4M4A1TG-6
MT4C4M4A1TG - 6 S
V
CC
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
5V
5V
5V
5V
5V
5V
5V
5V
刷新
寻址包刷新
2K
2K
2K
2K
4K
4K
4K
4K
2K
2K
2K
2K
4K
4K
4K
4K
SOJ
SOJ
TSOP
TSOP
SOJ
SOJ
TSOP
TSOP
SOJ
SOJ
TSOP
TSOP
SOJ
SOJ
TSOP
TSOP
标准
自
标准
自
标准
自
标准
自
标准
自
标准
自
标准
自
标准
自
注意：
1. 4梅格×4 FPM DRAM基数differenti-
阿泰的产品在一个地方， MT4LC4M4B1 。该
第五个字段区分各个选项： B1
指定一个2K刷新和A1指定一个4K
刷新FPM DRAM的。
2. ＃符号表示信号为低电平有效。
*联系工厂的可用性
产品编号举例：
MT4LC4M4B1DJ
关键时序参数
速度
-5
-6
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
RP
84ns
110ns
50ns
60ns
20ns
35ns
25ns
30ns
13ns
15ns
30ns
40ns
梅格4 ×4 FPM DRAM
D49_5V.p65 - 修订版5/00
1
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
4 MEG ×4
FPM DRAM
概述
在4兆×4的DRAM是一个随机访问的，固
组织状态存储器包含16777216位
一个x4的配置。 RAS＃用来锁存的行
地址（前11位的2K和第12位为4K ） 。一旦
该页面已被打开以使RAS＃ ，CAS＃用来锁存
列地址（后者11比特为2K和
后10位为4K ;地址引脚A10和A11均“不
关心“ ） 。
读写周期选择与WE＃
输入。在我们的逻辑HIGH＃使然阅读模式，而
一个逻辑低电平WE＃使然写模式。在一
写周期，数据输入（ D）的下降沿锁存
WE＃或CAS ＃ ，取其最后出现。如果我们去＃
LOW之前CAS ＃变低，输出引脚
保持开放（高Z） ，直到下一个CAS ＃周期，
无论OE ＃ 。
在WE ＃使然逻辑高电平阅读模式，而
逻辑低电平WE＃使然写模式。在一
写周期，数据输入（ D）的下降沿锁存
WE＃或CAS ＃ ，取其最后出现。早期
当WE＃被拉低之前CAS ＃时写
坠落。后写入或读 - 修改 - 写
发生在WE＃下降后， CAS ＃被拉低。中
早期写周期，数据输出（ Q）将保持
高-Z无论OE ＃的状态。在晚
写或读 - 修改 - 写周期， OE ＃必须
之前，采取高禁用数据输出
施加输入数据。如果后写入或READ-
修改 - 写在试图同时保持OE ＃低，
不会发生写，和数据输出将驱动
读取从所访问的位置的数据。
四个数据输入和四个数据输出
使用通用I / O和引脚通过四个引脚路由
方向由WE＃和OE ＃控制。
该MT4LC4M4B1和MT4LC4M4A1必须
为了留住存储的数据定期刷新。
其他列可以通过提供有效的访问
列地址选通CAS＃和控股RAS ＃
低，从而更快地执行存储周期。回国
RAS ＃ HIGH终止操作的页面模式，
即，关闭该页面。
DRAM刷新
保留通过保持正确的存储单元数据
权力和执行任何RAS ＃循环（读，写）
或RAS ＃刷新周期（ RAS ＃ - 只， CBR或HID-
DEN）以便RAS＃地址的所有组合（ 2048
为2K ，4096的4K ）内执行
t
REF
（MAX） ，而不管顺序。社区康复和自我
刷新周期将调用内部的刷新计数器
自动RAS ＃寻址。
一个可选的自刷新模式也可在
“S”版本。自刷新功能在启动
执行CBR刷新周期并持有RAS ＃
低为指定
t
RASS 。在“S”选项允许
用户完全静态的，低功耗的数据reten-的选择
化模式，或在扩展动态刷新模式
刷新周期128毫秒，或31.25μs每行一个4K
在使用刷新和每行62.5μs为2K刷新，
分布式CBR刷新。这种刷新速率可以是
在正常的操作过程中施加，以及
待机或电池备份模式。
自刷新模式时，通过驱动RAS＃终止
高对的最小时间
t
RPS 。该延迟允许
结束所有的内部刷新周期中可能
在过程中的RAS ＃低到高的时间
过渡。如果该DRAM控制器采用分布式
CBR刷新序列，则不需要刷新突发
在退出自刷新。然而，如果在DRAM CON-
控制器采用RAS ＃ - 只或突发CBR刷新SE-
quence ，所有行必须具有的刷新率刷新
t
前恢复正常运作RC最低。
快页模式访问
PAGE操作允许更快的数据操作（读，
写或读 - 修改 - 写）一个行向中
地址定义页边界。页面周期AL-
一个行地址发起的方式选通由RAS ＃ ，
接着是列地址选通，在由CAS＃ 。
待机
返回RAS ＃和CAS ＃ HIGH终止
存储器周期和减小芯片的电流，以减小
待机水平。芯片被预处理为下一
在RAS ＃高时间周期。
梅格4 ×4 FPM DRAM
D49_5V.p65 - 修订版5/00
2
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
4 MEG ×4
FPM DRAM
绝对最大额定值*
在V电压
CC
引脚相对于V
SS
3.3V ............................................. ... ...... -1V至+ 4.6V
5V................................................ ............ -1V
TO
+7V
电压NC ，输入或I / O引脚相对于V
SS
3.3V ............................................. ... ...... -1V至+ 5.5V
5V................................................ ............ -1V
TO
+7V
工作温度，T
A
（环境）...... 0 ° C至+ 70°C
存储温度（塑料） ............ -55 ° C至+ 150°C
功耗................................................ ... 1W
*强调高于绝对马克西在“上市
妈妈额定值“，可能会造成永久性损坏
装置。这是一个压力只有评级，以及功能操作
化器件在这些或以上的任何其他条件
在此试样的业务部门的指示
科幻阳离子是不是暗示。暴露在绝对最大
额定条件下长时间可能会影响
可靠性。
DC电气特性和操作条件
（注：5， 6） （Ⅴ
CC
（分钟）
V
CC
V
CC
（最大值） ）
参数/条件
电源电压
输入高电压：
有效的逻辑1 ;所有的输入， I / O和任何NC
输入电压低：
有效的逻辑0 ;所有的输入， I / O和任何NC
输入漏电流：
任何输入在V
IN
[0V
V
IN
V
CC
（MAX） ];
所有其它引脚不被测= 0V
输出高电压：
I
OUT
= -2mA
输出低电压：
I
OUT
= 2毫安
输出漏电流：
在V任何输出
OUT
[0V
V
OUT
V
CC
（MAX） ];
DQ被禁用，在高阻态
符号
V
CC
V
IH
V
IL
I
I
3.3V
最小最大
3
2
-1.0
-2
3.6
5.5
0.8
2
5V
最小值最大值单位备注
4.5
2.4
-0.5
-2
5.5
Vcc+1
0.8
2
V
V
V
A
24
24
V
OH
V
OL
I
OZ
2.4
–
-5
–
0.4
5
2.4
–
-5
–
0.4
5
V
V
A
梅格4 ×4 FPM DRAM
D49_5V.p65 - 修订版5/00
4
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
4 MEG ×4
FPM DRAM
I
CC
工作条件和最高限额
（注： 1，2， 3，5， 6）工作电压（ MIN）的
VCC
工作电压（ MAX） ]
3.3V
参数/条件
（ RAS ＃ = CAS ＃ = V
IH
)
待机电流： CMOS （非“ S”版本）
（ RAS ＃ = CAS ＃ =其他输入= V
CC
- 0.2V)
待机电流： CMOS （仅限“S ”版）
（ RAS ＃ = CAS ＃ =其他输入= V
CC
- 0.2V)
工作电流：随机读/写
平均供电电流
（ RAS ＃ ， CAS ＃ ，地址，骑自行车：
t
RC =
t
RC [ MIN ] ）
工作电流：快速页面模式
平均供电电流
（ RAS ＃ = V
IL
， CAS＃ ，解决循环：
t
PC =
t
PC [ MIN ] ）
刷新电流： RAS ＃ - 只
平均供电电流
（ RAS ＃循环， CAS＃ = V
IH
:
t
RC =
t
RC [ MIN ] ）
刷新电流： CBR
平均供电电流
（ RAS ＃ ， CAS ＃ ，地址，骑自行车：
t
RC =
t
RC [ MIN ] ）
刷新电流：扩展（仅限“S ”版）
平均供电电流： CAS ＃ = 0.2V或
CBR循环; RAS ＃ =
t
RAS （ MIN ） ; WE＃ = V
CC
- 0.2V;
A0 -A11 ， OE ＃和D
IN
= V
CC
- 0.2V或0.2V
(D
IN
可以被保持开启）
刷新电流： SELF （仅限“S ”版）
平均供电电流： CBR与
RAS ＃
t
保持低电平RASS （ MIN）和CAS ＃ ;
WE＃ = V
CC
- 0.2V ; A0 -A11 ， OE ＃和
D
IN
= V
CC
- 0.2V或0.2V （D
IN
可以被保持开启）
5V
2K
4K
2K
4K
SYM速度刷新刷新刷新刷新单位备注
I
CC
1
I
CC
2
I
CC
2
所有
所有
所有
-5
-6
-5
-6
-5
-6
-5
-6
所有
I
CC
7
t
RC
1
500
150
110
100
110
100
110
100
110
100
300
1
500
150
90
80
100
90
90
80
90
80
300
1
500
150
140
130
110
100
140
130
140
130
300
1
500
150
120
110
100
90
120
110
120
110
300
mA
mA
A
I
CC
3
mA
23
I
CC
4
mA
23
I
CC
5
mA
I
CC
6
mA
A
4, 7
4, 7
62.5
31.25
62.5
31.25
s
23
I
CC
8
所有
300
300
300
300
A
4, 7
电容
（注： 6）
参数
输入电容：地址引脚
输入电容： RAS ＃ ， CAS ＃ ， WE＃ ， OE ＃
输入/输出电容： DQ
符号
C
I
1
C
I
2
C
IO
最大
5
7
7
单位
pF
pF
pF
梅格4 ×4 FPM DRAM
D49_5V.p65 - 修订版5/00
5
美光科技公司保留更改产品或规格，恕不另行通知。
2000年，美光科技公司
QQ：2880707522 复制
