初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
双倍数据速率
（ DDR ） SDRAM
特点
167 MHz时钟， 333 Mb / s的/ P数据速率
V
DD
= +2.5V ±0.2V, V
DD
Q = + 2.5V ± 0.2V
双向数据选通（ DQS ）发送/
用数据，即，源同步数据接收
捕捉（ X16有两个 - 每个字节1 ）
内部，流水线双倍数据速率（DDR ）
体系结构;每个时钟周期2的数据访问
差分时钟输入（ CK和CK ＃ ）
进入每个积极的CK边缘命令
DQS边沿对齐的数据进行读操作;中央重点
与写入的数据一致
DLL对齐DQ和DQS转换与CK
四个内部银行的并发操作
数据屏蔽（ DM ），用于屏蔽写入数据（ X16有
2 - 每个字节1 ）
可编程突发长度： 2 ， 4或8
并发自动预充电选项支持
自动刷新和自刷新模式
FBGA封装
2.5V的I / O （ SSTL_2兼容）
t
RAS锁定（
t
RAP =
t
RCD ）
与DDR200和DDR266向后兼容
MT46V64M4 - 梅格16 ×4× 4银行
MT46V32M8 - 梅格8 ×8× 4银行
MT46V16M16 - 4梅格×16× 4银行
对于最新的数据表的修改，请参考美光
网站：
www.micron.com/dramds
DDR333兼容性
DDR333符合或超过所有的DDR266时序重
quirements从而保证完全向后兼容
与现有的DDR设计。此外，这些设备
支持并发自动预充电和
t
RAS锁定
以提高时序性能。 256MB的，
DDR333的设备将支持（
t
REFI ）平均围
7.8us的颂歌刷新间隔。
标准的66引脚TSOP封装供
点至点应用场合的FBGA封装
在于，在多点系统。
美光256Mb的数据表提供了完整的specifi-
阳离子和功能，除非指定于此。
CON组fi guration
架构
CON组fi guration
刷新计数
行寻址
银行地址
列寻址
64梅格×4
32梅格×8
梅格16 ×16
梅格16 ×4× 4银行8梅格×8× 4银行4梅格×16× 4银行
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
2K （ A0 -A9 ， A11 ）
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
1K （ A0 -A9 ）
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
512 (A0– A8)
选项
产品型号
64M4
32M8
16M16
TG
FJ
-6
-6T
-75Z
无
配置
64梅格×4 （ 16兆×4× 4银行）
梅格32 ×8（ 8梅格×8× 4组）
梅格16 ×16 （ 4梅格×16× 4组）
=塑料包装
66引脚TSOP （ OCPL ）
60球FBGA （ 16x9mm ）
时间 - 周期时间
为6ns @ CL = 2.5 （ DDR333B - FBGA ）
1
为6ns @ CL = 2.5 （ DDR333B - TSOP ）
1
7.5ns @ CL = 2（ DDR266A ）
2
自刷新
标准
关键时序参数
3
速度
GRADE
-6
-6T
-75Z
注意：
时钟速率
CL = 2
1
数据进出DQS -DQ
1
CL = 2.5
窗口
2
窗口
2.15ns
2.0ns
2.5ns
±0.70ns
±0.75ns
±0.75ns
SKEW
+0.35ns
+0.45ns
+0.50ns
133兆赫
133兆赫
133兆赫
167兆赫
167兆赫
133兆赫
1， CL = CAS （读）延迟
2.用50/50的时钟占空比和最小时钟
率@ CL = 2 （ -75Z ）和CL = 2.5 （ -6 ， -6T ） 。
3， -75 ， -8 ，也可用;看到基础数据表。
注意：
1.支持PC2700模块2.5-3-3时机
2.支持PC2100模块时序2-3-3
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
1
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
产品和规格此讨论评估和仅供参考，并有可能改变由
MICRON ，恕不另行通知。仅保证产品美光符合Micron的生产数据表规格。
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
FBGA 60球封装尺寸
0.850 ±0.075
FBGA封装引脚
X4 （顶视图）
飞机座位
C
1
A
B
6.40
1.80
CTR
0.80 TYP
针A1号
球A1
1.20 MAX
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
0.10 C
C
D
E
F
G
H
8.00 ±0.05
61X
0.45
焊球直径
指的是回流焊后
条件。预
回流直径为 0.40
球A9
J
K
L
11.00
C
L
1.00
典型值
16.00 ±0.10
M
V
SS
Q
NC
V
SS
NC
V
DD
Q
DQ3
NC
V
SS
Q
NC
NC
V
DD
Q
DQ2
NC
V
SS
Q
的DQ
V
SS
V
REF
DM
CK
CK ＃
A12
CKE
A11
A9
A8
A7
A6
A5
A4
V
SS
V
DD
DQ0
NC
DQ1
NC
NC
WE＃
RAS ＃
BA1
A0
A2
V
DD
NC V
DD
Q
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
DD
A13
CAS ＃
CS ＃
BA0
A10
A1
A3
5.50 ±0.05
X8 （顶视图）
底部视图
1
A
B
C
基材：塑料层压板
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
C
L
3.20 ±0.05
4.50 ±0.05
9 .00 ±0.10
D
E
锡球材料：共晶63 ％的锡， 37 ％铅或
62 ％的锡，36％铅， 2 ％的Ag
锡球垫： 0.33毫米
模塑化合物：环氧酚醛清漆
F
G
H
FBGA封装标识
由于FBGA封装的物理尺寸，全
订购型号上没有印在包装上。
相反，下面的包代码被利用。
顶标包含五个领域
区域（产品系列）
DRAM
DRAM - ES
区域2 （产品类型）
2.5伏， DDR SDRAM ， 60球
区域3 （宽）
X4设备
X8器件
X16器件
现场4 （密度/面积）
256Mb
提起5 （速度等级）
-6
-75Z
-75
-8
12345
J
K
L
M
V
SS
Q
DQ7
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
V
SS
V
REF
CK
A12
A11
A8
A6
A4
V
SS
DQ6
DQ5
DQ4
的DQ
DM
CK ＃
CKE
A9
A7
A5
V
SS
V
DD
DQ1
DQ2
DQ3
NC
NC
WE＃
RAS ＃
BA1
A0
A2
V
DD
DQ0
V
DD
Q
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
DD
A13
CAS ＃
CS ＃
BA0
A10
A1
A3
X16 （顶视图）
1
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
A
B
C
D
D
Z
L
B
C
D
H
J
P
F
C
E
F
G
H
J
K
L
M
V
SS
Q
DQ14
DQ12
DQ10
DQ8
V
REF
DQ15
V
DD
Q
V
SS
Q
V
DD
Q
V
SS
Q
V
SS
CK
A12
A11
A8
A6
A4
V
SS
DQ13
DQ11
DQ9
UDQS
UDM
CK ＃
CKE
A9
A7
A5
V
SS
V
DD
DQ2
DQ4
DQ6
LDQS
LDM
WE＃
RAS ＃
BA1
A0
A2
V
DD
DQ0
V
SS
Q
V
DD
Q
V
SS
Q
V
DD
Q
V
DD
CAS ＃
CS ＃
BA0
A10
A1
A3
V
DD
Q
DQ1
DQ3
DQ5
DQ7
A13
例如上面标明了MT46V32M4FJ - 6 ： DLBFJ
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
2
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
66脚TSOP封装尺寸
66脚TSOP封装引脚ASSIGMENT
22.22 ± 0.08
0.71
0.65 TYP
0.32 ± 0.075 TYP
0.10 (2X)
SEE细节
（ TOP VIEW ）
x4
x8
x16
V
DD
V
DD
V
DD
NC
DQ0
DQ0
V
DD
Q V
DD
Q
V
DD
Q
NC
DQ1
NC
DQ0
DQ1
DQ2
V
SS
Q
V
SS
Q
VSSQ
NC
DQ3
NC
NC
DQ2
DQ4
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
DQ5
DQ1
DQ3
DQ6
V
SS
Q
V
SS
Q
VSSQ
NC
DQ7
NC
NC
NC
NC
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
LDQS
NC
NC
NC
V
DD
V
DD
V
DD
DNU
DNU
DNU
NC
NC
LDM
WE＃
WE＃
WE＃
CAS ＃
CAS ＃
CAS ＃
RAS ＃
RAS ＃
RAS ＃
CS ＃
CS ＃
CS ＃
NC
NC
NC
BA0
BA0
BA0
BA1
BA1
BA1
A10 / A10 AP / AP A10 / AP
A0
A0
A0
A1
A1
A1
A2
A2
A2
A3
A3
A3
V
DD
V
DD
V
DD
x16
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SS
Q
UDQS
DNU
V
REF
V
SS
UDM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x8
V
SS
DQ7
V
SS
Q
NC
DQ6
V
DD
Q
NC
DQ5
V
SS
Q
NC
DQ4
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x4
V
SS
NC
V
SS
Q
NC
DQ3
V
DD
Q
NC
NC
V
SS
Q
NC
DQ2
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
11.76 ±0.10
10.16 ±0.08
PIN ＃ 1号
+0.03
0.15 -0.02
0.10
1.20 MAX
计飞机
0.25
0.10
+0.10
-0.05
0.80 TYP
0.50 ±0.10
细节A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
注意：
1.以毫米为单位所有尺寸。
2.包装宽度和长度不包括塑模突出;许模突起为0.25mm
每边。
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
3
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
引脚说明
球/ PIN号码
FBGA
TSOP
G2, G3
45, 46
符号
CK ， CK ＃
TYPE
输入
描述
时钟： CK和CK ＃是差分时钟输入。所有的地址和
控制输入信号进行采样，在正的交叉
CK和CK的＃负边缘的边缘。输出数据（的DQ和
DQS）是参照CK和CK ＃的交叉点。
时钟使能： CKE高激活和CKE低停用
内部时钟，输入缓冲器和输出驱动器。以CKE低
提供预充电掉电和自刷新
操作（所有银行闲置） ，或ACTIVE POWER- DOWN （行
在任何银行ACTIVE ） 。 CKE是同步的省电
入口和出口，并自刷新条目。 CKE是异步的
对于自刷新退出和禁用输出。 CKE必须
保持高通量读取和写入访问。输入
缓冲区（不包括CK ， CK ＃和CKE ）是POWER的过程中禁用
DOWN 。输入缓冲器（不包括CKE ）是自我期间禁用
刷新。 CKE是SSTL_2输入，但会检测LVCMOS
V后为低电平
DD
被施加。
芯片选择： CS ＃启用（注册LOW ）和禁用（寄存器
羊羔HIGH ）命令解码器。所有的命令被屏蔽
当CS ＃注册HIGH 。 CS＃为外部银行
选择与多个银行系统。 CS ＃被认为是部分
的命令代码。
命令输入： RAS ＃ ， CAS ＃和WE＃ （连同CS ＃ ）定义
所输入的命令。
输入数据掩码： DM是输入掩码信号写入数据。输入
当DM采样为高电平连同输入数据被屏蔽
在写访问的数据。糖尿病被采样的两个边缘
DQS 。虽然DM引脚输入而已， DM负荷
设计以匹配的DQ和DQS引脚。对于X16 ， LDM是
DM为DQ0 - DQ7和UDM是DM的DQ8 - DQ15 。引脚20是NC
在x4和x8
银行地址输入： BA0和BA1确定哪个银行的
ACTIVE ， READ，WRITE或预充电命令被应用。
地址输入：提供行地址为ACTIVE命令，
列地址和自动预充电位（ A10）为读/写
命令，以选择一个位置在该存储器阵列的
各银行。 A10预充电命令周期内采样
确定是否在预充电适用于一个银行（A10低，
银行通过BA0 ， BA1选择）或所有银行（ A10 HIGH ） 。地址输入
还提供了一个模式寄存器设置命令在操作码。 BA0
和BA1定义哪个模式寄存器（模式寄存器和扩展模式
寄存器）加载模式寄存器命令时加载。
H3
44
CKE
输入
H8
24
CS ＃
输入
H7 ， G8 ， G7
3F
F7, 3F
23, 22, 21
47
20, 47
RAS ＃ ， CAS ＃ ，
WE＃
DM
LDM ， UDM
输入
输入
J8,J7
K7 ， L8 ， L7
M8 ， M2 ， L3
L 2 ， K 3 ， K 2
J3 ， K8 ， J2
H2
26, 27
29-32
32, 35, 36
36, 38, 39
40, 29, 41
42
BA0 ， BA1
输入
A0, A1, A2
输入
A3, A4, A5
A6, A7, A8
A9, A10, A11
A12
（接下页）
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
4
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
引脚说明（续）
球/ PIN号码
FBGA
TSOP
A8 ，B9， B7
C9 ，C7， D9
D7 ， E9 ， E1
D3 ，D1， C3
C 1 ，B 3 ，B 1，
A2
A8， B7 ，C7
D7 ，D3 ，C3
B3 ， A2
B7， D7 ，D3
B3
E3
E7, E3
2, 4, 5,
7, 8, 10
11, 13, 54
56, 57, 59
60, 62, 63,
65
2, 5, 8,
11, 56, 59
62, 65
5, 11, 56
62
51
16, 51
符号
DQ0-2
DQ3-5
DQ6-8
DQ9-11
DQ12-14
DQ15
DQ0-2
DQ3-5
DQ6-7
DQ0-2
DQ2
的DQ
LDQS ， UDQS
TYPE
I / O
描述
数据输入/输出：数据总线
x16
I / O
数据输入/输出：数据总线
x8
I / O
I / O
数据输入/输出：数据总线
x4
数据选通：输出与读出的数据，输入与写入数据。 DQS是
边沿对齐的读数据，集中在写入数据。它被用来
采集的数据。对于X16 ， LDQS是DQS的DQ0 - DQ7和UDQS
IS DQS的DQ8 - DQ15 。引脚16 （ H7 ）是NC在x4和x8 。
无连接：这些引脚悬空。
不要使用：必须浮到Vref的减少噪音
DQ电源： + 2.5V ± 0.2V 。在模具中分离得到改善
抗干扰能力。
DQ地面。查出的模具，以提高抗噪声能力。
电源： + 2.5V ± 0.2V 。
地面上。
SSTL_2参考电压。
地址输入A13为1Gb的设备。
14, 17, 25,
43, 53
19, 50
B 2， D 2， C 8 ，3， 9 ，15， 55 ，
E8 ， A9
61
A 1， C 2， E 2 ，6， 12 ，52，
B8 ， D8
58, 64
F8 ， M7 ， A7
A1，A3 ，F2
M3
F1
F9
49
17
1, 18, 33
34, 48, 66
NC
DNU
V
DD
Q
V
SS
Q
V
DD
V
SS
V
REF
A13
-
–
供应
供应
供应
供应
供应
I
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
5
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
双倍数据速率
（ DDR ） SDRAM
特点
167 MHz时钟， 333 Mb / s的/ P数据速率
V
DD
= +2.5V ±0.2V, V
DD
Q = + 2.5V ± 0.2V
双向数据选通（ DQS ）发送/
用数据，即，源同步数据接收
捕捉（ X16有两个 - 每个字节1 ）
内部，流水线双倍数据速率（DDR ）
体系结构;每个时钟周期2的数据访问
差分时钟输入（ CK和CK ＃ ）
进入每个积极的CK边缘命令
DQS边沿对齐的数据进行读操作;中央重点
与写入的数据一致
DLL对齐DQ和DQS转换与CK
四个内部银行的并发操作
数据屏蔽（ DM ），用于屏蔽写入数据（ X16有
2 - 每个字节1 ）
可编程突发长度： 2 ， 4或8
并发自动预充电选项支持
自动刷新和自刷新模式
FBGA封装
2.5V的I / O （ SSTL_2兼容）
t
RAS锁定（
t
RAP =
t
RCD ）
与DDR200和DDR266向后兼容
MT46V64M4 - 梅格16 ×4× 4银行
MT46V32M8 - 梅格8 ×8× 4银行
MT46V16M16 - 4梅格×16× 4银行
对于最新的数据表的修改，请参考美光
网站：
www.micron.com/dramds
DDR333兼容性
DDR333符合或超过所有的DDR266时序重
quirements从而保证完全向后兼容
与现有的DDR设计。此外，这些设备
支持并发自动预充电和
t
RAS锁定
以提高时序性能。 256MB的，
DDR333的设备将支持（
t
REFI ）平均围
7.8us的颂歌刷新间隔。
标准的66引脚TSOP封装供
点至点应用场合的FBGA封装
在于，在多点系统。
美光256Mb的数据表提供了完整的specifi-
阳离子和功能，除非指定于此。
CON组fi guration
架构
CON组fi guration
刷新计数
行寻址
银行地址
列寻址
64梅格×4
32梅格×8
梅格16 ×16
梅格16 ×4× 4银行8梅格×8× 4银行4梅格×16× 4银行
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
2K （ A0 -A9 ， A11 ）
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
1K （ A0 -A9 ）
8K
8K （ A0 - A12 ）
4 （ BA0 ， BA1 ）
512 (A0– A8)
选项
产品型号
64M4
32M8
16M16
TG
FJ
-6
-6T
-75Z
无
配置
64梅格×4 （ 16兆×4× 4银行）
梅格32 ×8（ 8梅格×8× 4组）
梅格16 ×16 （ 4梅格×16× 4组）
=塑料包装
66引脚TSOP （ OCPL ）
60球FBGA （ 16x9mm ）
时间 - 周期时间
为6ns @ CL = 2.5 （ DDR333B - FBGA ）
1
为6ns @ CL = 2.5 （ DDR333B - TSOP ）
1
7.5ns @ CL = 2（ DDR266A ）
2
自刷新
标准
关键时序参数
3
速度
GRADE
-6
-6T
-75Z
注意：
时钟速率
CL = 2
1
数据进出DQS -DQ
1
CL = 2.5
窗口
2
窗口
2.15ns
2.0ns
2.5ns
±0.70ns
±0.75ns
±0.75ns
SKEW
+0.35ns
+0.45ns
+0.50ns
133兆赫
133兆赫
133兆赫
167兆赫
167兆赫
133兆赫
1， CL = CAS （读）延迟
2.用50/50的时钟占空比和最小时钟
率@ CL = 2 （ -75Z ）和CL = 2.5 （ -6 ， -6T ） 。
3， -75 ， -8 ，也可用;看到基础数据表。
注意：
1.支持PC2700模块2.5-3-3时机
2.支持PC2100模块时序2-3-3
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
1
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
产品和规格此讨论评估和仅供参考，并有可能改变由
MICRON ，恕不另行通知。仅保证产品美光符合Micron的生产数据表规格。
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
FBGA 60球封装尺寸
0.850 ±0.075
FBGA封装引脚
X4 （顶视图）
飞机座位
C
1
A
B
6.40
1.80
CTR
0.80 TYP
针A1号
球A1
1.20 MAX
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
0.10 C
C
D
E
F
G
H
8.00 ±0.05
61X
0.45
焊球直径
指的是回流焊后
条件。预
回流直径为 0.40
球A9
J
K
L
11.00
C
L
1.00
典型值
16.00 ±0.10
M
V
SS
Q
NC
V
SS
NC
V
DD
Q
DQ3
NC
V
SS
Q
NC
NC
V
DD
Q
DQ2
NC
V
SS
Q
的DQ
V
SS
V
REF
DM
CK
CK ＃
A12
CKE
A11
A9
A8
A7
A6
A5
A4
V
SS
V
DD
DQ0
NC
DQ1
NC
NC
WE＃
RAS ＃
BA1
A0
A2
V
DD
NC V
DD
Q
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
DD
A13
CAS ＃
CS ＃
BA0
A10
A1
A3
5.50 ±0.05
X8 （顶视图）
底部视图
1
A
B
C
基材：塑料层压板
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
C
L
3.20 ±0.05
4.50 ±0.05
9 .00 ±0.10
D
E
锡球材料：共晶63 ％的锡， 37 ％铅或
62 ％的锡，36％铅， 2 ％的Ag
锡球垫： 0.33毫米
模塑化合物：环氧酚醛清漆
F
G
H
FBGA封装标识
由于FBGA封装的物理尺寸，全
订购型号上没有印在包装上。
相反，下面的包代码被利用。
顶标包含五个领域
区域（产品系列）
DRAM
DRAM - ES
区域2 （产品类型）
2.5伏， DDR SDRAM ， 60球
区域3 （宽）
X4设备
X8器件
X16器件
现场4 （密度/面积）
256Mb
提起5 （速度等级）
-6
-75Z
-75
-8
12345
J
K
L
M
V
SS
Q
DQ7
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
V
SS
V
REF
CK
A12
A11
A8
A6
A4
V
SS
DQ6
DQ5
DQ4
的DQ
DM
CK ＃
CKE
A9
A7
A5
V
SS
V
DD
DQ1
DQ2
DQ3
NC
NC
WE＃
RAS ＃
BA1
A0
A2
V
DD
DQ0
V
DD
Q
V
SS
Q
NC
V
DD
Q
NC
V
SS
Q
NC
V
DD
Q
NC
V
DD
A13
CAS ＃
CS ＃
BA0
A10
A1
A3
X16 （顶视图）
1
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
7
8
9
A
B
C
D
D
Z
L
B
C
D
H
J
P
F
C
E
F
G
H
J
K
L
M
V
SS
Q
DQ14
DQ12
DQ10
DQ8
V
REF
DQ15
V
DD
Q
V
SS
Q
V
DD
Q
V
SS
Q
V
SS
CK
A12
A11
A8
A6
A4
V
SS
DQ13
DQ11
DQ9
UDQS
UDM
CK ＃
CKE
A9
A7
A5
V
SS
V
DD
DQ2
DQ4
DQ6
LDQS
LDM
WE＃
RAS ＃
BA1
A0
A2
V
DD
DQ0
V
SS
Q
V
DD
Q
V
SS
Q
V
DD
Q
V
DD
CAS ＃
CS ＃
BA0
A10
A1
A3
V
DD
Q
DQ1
DQ3
DQ5
DQ7
A13
例如上面标明了MT46V32M4FJ - 6 ： DLBFJ
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
2
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
66脚TSOP封装尺寸
66脚TSOP封装引脚ASSIGMENT
22.22 ± 0.08
0.71
0.65 TYP
0.32 ± 0.075 TYP
0.10 (2X)
SEE细节
（ TOP VIEW ）
x4
x8
x16
V
DD
V
DD
V
DD
NC
DQ0
DQ0
V
DD
Q V
DD
Q
V
DD
Q
NC
DQ1
NC
DQ0
DQ1
DQ2
V
SS
Q
V
SS
Q
VSSQ
NC
DQ3
NC
NC
DQ2
DQ4
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
DQ5
DQ1
DQ3
DQ6
V
SS
Q
V
SS
Q
VSSQ
NC
DQ7
NC
NC
NC
NC
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
LDQS
NC
NC
NC
V
DD
V
DD
V
DD
DNU
DNU
DNU
NC
NC
LDM
WE＃
WE＃
WE＃
CAS ＃
CAS ＃
CAS ＃
RAS ＃
RAS ＃
RAS ＃
CS ＃
CS ＃
CS ＃
NC
NC
NC
BA0
BA0
BA0
BA1
BA1
BA1
A10 / A10 AP / AP A10 / AP
A0
A0
A0
A1
A1
A1
A2
A2
A2
A3
A3
A3
V
DD
V
DD
V
DD
x16
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SS
Q
UDQS
DNU
V
REF
V
SS
UDM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x8
V
SS
DQ7
V
SS
Q
NC
DQ6
V
DD
Q
NC
DQ5
V
SS
Q
NC
DQ4
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x4
V
SS
NC
V
SS
Q
NC
DQ3
V
DD
Q
NC
NC
V
SS
Q
NC
DQ2
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
11.76 ±0.10
10.16 ±0.08
PIN ＃ 1号
+0.03
0.15 -0.02
0.10
1.20 MAX
计飞机
0.25
0.10
+0.10
-0.05
0.80 TYP
0.50 ±0.10
细节A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
注意：
1.以毫米为单位所有尺寸。
2.包装宽度和长度不包括塑模突出;许模突起为0.25mm
每边。
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
3
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
引脚说明
球/ PIN号码
FBGA
TSOP
G2, G3
45, 46
符号
CK ， CK ＃
TYPE
输入
描述
时钟： CK和CK ＃是差分时钟输入。所有的地址和
控制输入信号进行采样，在正的交叉
CK和CK的＃负边缘的边缘。输出数据（的DQ和
DQS）是参照CK和CK ＃的交叉点。
时钟使能： CKE高激活和CKE低停用
内部时钟，输入缓冲器和输出驱动器。以CKE低
提供预充电掉电和自刷新
操作（所有银行闲置） ，或ACTIVE POWER- DOWN （行
在任何银行ACTIVE ） 。 CKE是同步的省电
入口和出口，并自刷新条目。 CKE是异步的
对于自刷新退出和禁用输出。 CKE必须
保持高通量读取和写入访问。输入
缓冲区（不包括CK ， CK ＃和CKE ）是POWER的过程中禁用
DOWN 。输入缓冲器（不包括CKE ）是自我期间禁用
刷新。 CKE是SSTL_2输入，但会检测LVCMOS
V后为低电平
DD
被施加。
芯片选择： CS ＃启用（注册LOW ）和禁用（寄存器
羊羔HIGH ）命令解码器。所有的命令被屏蔽
当CS ＃注册HIGH 。 CS＃为外部银行
选择与多个银行系统。 CS ＃被认为是部分
的命令代码。
命令输入： RAS ＃ ， CAS ＃和WE＃ （连同CS ＃ ）定义
所输入的命令。
输入数据掩码： DM是输入掩码信号写入数据。输入
当DM采样为高电平连同输入数据被屏蔽
在写访问的数据。糖尿病被采样的两个边缘
DQS 。虽然DM引脚输入而已， DM负荷
设计以匹配的DQ和DQS引脚。对于X16 ， LDM是
DM为DQ0 - DQ7和UDM是DM的DQ8 - DQ15 。引脚20是NC
在x4和x8
银行地址输入： BA0和BA1确定哪个银行的
ACTIVE ， READ，WRITE或预充电命令被应用。
地址输入：提供行地址为ACTIVE命令，
列地址和自动预充电位（ A10）为读/写
命令，以选择一个位置在该存储器阵列的
各银行。 A10预充电命令周期内采样
确定是否在预充电适用于一个银行（A10低，
银行通过BA0 ， BA1选择）或所有银行（ A10 HIGH ） 。地址输入
还提供了一个模式寄存器设置命令在操作码。 BA0
和BA1定义哪个模式寄存器（模式寄存器和扩展模式
寄存器）加载模式寄存器命令时加载。
H3
44
CKE
输入
H8
24
CS ＃
输入
H7 ， G8 ， G7
3F
F7, 3F
23, 22, 21
47
20, 47
RAS ＃ ， CAS ＃ ，
WE＃
DM
LDM ， UDM
输入
输入
J8,J7
K7 ， L8 ， L7
M8 ， M2 ， L3
L 2 ， K 3 ， K 2
J3 ， K8 ， J2
H2
26, 27
29-32
32, 35, 36
36, 38, 39
40, 29, 41
42
BA0 ， BA1
输入
A0, A1, A2
输入
A3, A4, A5
A6, A7, A8
A9, A10, A11
A12
（接下页）
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
4
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
初步
256MB ： X4，X8 ， X16
DDR333 SDRAM补遗
引脚说明（续）
球/ PIN号码
FBGA
TSOP
A8 ，B9， B7
C9 ，C7， D9
D7 ， E9 ， E1
D3 ，D1， C3
C 1 ，B 3 ，B 1，
A2
A8， B7 ，C7
D7 ，D3 ，C3
B3 ， A2
B7， D7 ，D3
B3
E3
E7, E3
2, 4, 5,
7, 8, 10
11, 13, 54
56, 57, 59
60, 62, 63,
65
2, 5, 8,
11, 56, 59
62, 65
5, 11, 56
62
51
16, 51
符号
DQ0-2
DQ3-5
DQ6-8
DQ9-11
DQ12-14
DQ15
DQ0-2
DQ3-5
DQ6-7
DQ0-2
DQ2
的DQ
LDQS ， UDQS
TYPE
I / O
描述
数据输入/输出：数据总线
x16
I / O
数据输入/输出：数据总线
x8
I / O
I / O
数据输入/输出：数据总线
x4
数据选通：输出与读出的数据，输入与写入数据。 DQS是
边沿对齐的读数据，集中在写入数据。它被用来
采集的数据。对于X16 ， LDQS是DQS的DQ0 - DQ7和UDQS
IS DQS的DQ8 - DQ15 。引脚16 （ H7 ）是NC在x4和x8 。
无连接：这些引脚悬空。
不要使用：必须浮到Vref的减少噪音
DQ电源： + 2.5V ± 0.2V 。在模具中分离得到改善
抗干扰能力。
DQ地面。查出的模具，以提高抗噪声能力。
电源： + 2.5V ± 0.2V 。
地面上。
SSTL_2参考电压。
地址输入A13为1Gb的设备。
14, 17, 25,
43, 53
19, 50
B 2， D 2， C 8 ，3， 9 ，15， 55 ，
E8 ， A9
61
A 1， C 2， E 2 ，6， 12 ，52，
B8 ， D8
58, 64
F8 ， M7 ， A7
A1，A3 ，F2
M3
F1
F9
49
17
1, 18, 33
34, 48, 66
NC
DNU
V
DD
Q
V
SS
Q
V
DD
V
SS
V
REF
A13
-
–
供应
供应
供应
供应
供应
I
256MB ： X4，X8 ， X16 DDR333 SDRAM
256Mx4x8x16DDR333_B.p65 - 版本B ;酒馆。 10/01
5
美光科技公司保留更改产品或规格，恕不另行通知。
2001年，美光科技公司
QQ：2881677436 复制
