MT-023
教程
ADC架构IV ： Σ-Δ型ADC高级概念
与应用
由沃尔特·凯斯特
介绍
教程MT- 022
讨论的基础知识
Σ-Δ
ADC的。在本教程中，我们将着眼于一些
更先进的概念，包括空闲音，多比特
Σ-Δ,
MASH ，通
Σ-Δ,
以及
一些示例应用程序。
IDLE TONE注意事项
在我们的讨论中
Σ-Δ
ADC的到这一点，我们已经取得了这样的假设
量化噪声的产生
Σ-Δ
调制器（参见图1）是随机的和不相关的
与输入信号。不幸的是，这并不是完全的情况下，特别是对一阶
调制器。考虑在现在平均在一个4-调制器输出的16个样品的情况下
位
Σ-Δ
ADC。
积分
时钟
Kf
s
+
_
LATCHED
比较
（ 1位ADC ）
f
s
V
IN
+
_
∑
∫
A
数字
滤波器
和
抽取
N位
f
s
B
+V
REF
1-BIT,
K
f
s
1-BIT
DAC
的1位数据
流
–V
REF
Σ-Δ调制器
图1 ：一阶Σ-Δ型ADC
图2示出了两个输入信号的条件的位模式：具有值的输入信号
8/16 ，并且具有值9/16的输入信号。在9/16信号的情况下，该调制器
输出位模式有一个额外"1"每16个输出。这将在Kf个产生能量
s
/ 16，其
翻译成不必要的基调。如果过采样率（K）是小于8，该音调将下降
Rev.A的， 10/08 ， WK
分页： 11 1
MT-023
进入通带。在音频，所述空闲音调可听到刚刚高于本底噪声为输入
变化由负转正满量程。
图2 ：在Σ-Δ调制器输出重复比特模式
图3示出了用于第一级的相关空闲模式行为
Σ-Δ
调制器，以及图
图4示出了相对不相关的图案为一个二阶调制器。为此原因，
几乎所有的
Σ-Δ
ADC的含有至少一个二阶调制器环路，有的使用高达五阶
顺序循环。
图3 ：怠速模式为一阶Σ-Δ调制器
（积分器输出）
第11 2
MT-023
图4 ：怠速模式为二阶Σ-Δ调制器
（积分器输出）
高阶LOOP注意事项
为了实现宽动态范围，
Σ-Δ
调制器环路大于二阶的
必要的，但目前真正的设计挑战。首先，简单的线性模型之前
讨论不再完全准确。的序大于两个环路通常是不
保证是所有输入条件下是稳定的。不稳定性的产生是因为比较器
是一种非线性元件，其有效"gain"成反比与所述输入电平而变化。这
机构的不稳定导致以下现象：如果循环正常运行时，和一
大的信号被施加到该重载环路的输入端，比较器的平均增益是
减少。比较器的增益线性模型的减少会导致环路不稳定。这
使得即使当导致它的信号被除去不稳定。
在实际应用中，这种电路通常会由于初始条件摆动的上电
造成导通瞬间。该
AD1879
由ADI公司发布了1994年双音频ADC
用5
th
顺序循环。都必须在这个广泛的非线性稳定技术和
类似高阶环路设计（参考文献1-5）。
多位Σ -Δ转换器
到目前为止，我们只考虑
Σ-Δ
含有一个单比特ADC （比较器）转换器和
单个位DAC （开关）。图5的方框图显示了一个多比特
Σ-Δ
该ADC
使用n位快闪型ADC和一个n位的DAC 。很显然，这种结构将给予更高
动态范围为环路滤波器的一个给定的过采样比和秩序。稳定是比较容易，
由于二阶环路一般可以使用。怠速模式往往更随意从而
最大限度地减少色调效果。
第11 3
MT-023
时钟
Kf
s
积分
f
s
V
IN
+
_
∑
∫
FL灰
ADC
N位
数字
滤波器
和
抽取
N位
f
s
n位
DAC
n位，
n位数据
流
Kf
s
图5 ：多比特Σ-Δ型ADC
该技术的实际缺点在于，线性取决于DAC的线性度，并
薄膜的激光修整需要接近16位的性能水平。这使得
多位结构非常不切实际的落实使用传统的混合信号IC
二进制DAC技术。
然而，完全解码温度计的DAC （见
教程MT- 014 ）
再加上专有
数据加扰技术，如在一些ADI公司的音频ADC和DAC使用，
其中包括24位立体声
AD1871
（参见参考文献6和7）可实现高信噪比和低
失真使用多位结构。多比特数据都加扰技术
最大限度地减少空闲音，并确保更好的微分线性。的简化框图
AD1871 ADC被示于图6 。
图6：
AD1871
24位96 kSPS的立体声音频的多比特Σ-Δ型ADC
第11 4
MT-023
在AD1871的模拟
Σ-Δ
调制器部分包括第二阶多位实施
采用ADI公司的专有技术以获得最佳性能。如图7所示，
通过后面的快闪型ADC部分生成该多比特两个模拟积分器块
样品。
闪速ADC的输出，这是温度计编码，解码为二进制输出到
该过滤器的部分和被扰频反馈到两个积分阶段。调制器
对于操作在6.144兆赫的取样率（这是128 ×F优化
s
在48 kHz采样
和64 ×F
s
在96 kHz采样） 。在AD1871的A加权动态范围一般是105
分贝。
图7： AD1871二阶调制器的详细信息
和数据加扰
数字滤波器的涵义ON多路复用应用
数字滤波器是所有的组成部分
Σ-Δ
ADCS-没有办法将其删除。沉淀
当使用这种过滤器的时间会影响某些应用程序尤其是
Σ-Δ
在多路模数转换器
应用程序。一个多路转换器的输出端可以呈现阶梯函数输入到ADC ，如果有
不同的输入电压对相邻的信道。实际上，多路复用器的输出可表示全
规模跨步电压的
Σ-Δ
当ADC通道切换。充足的过滤器的建立时间
必须被允许，因此，在这样的应用。这并不意味着
Σ-Δ
ADC的不应该
在复用的应用中使用，只要该数字滤波器的建立时间必须是
考虑。一些较新的
Σ-Δ
这样的ADC实际用于复用应用进行了优化
应用程序。
例如，通过AD1871的数字滤波器的群延迟为910微秒（采样在48 kSPS时）
和460微秒（采样在96 kSPS时） - 这表示需要为一个阶跃函数输入到时间
经过二分之一的抽头数传播中的数字滤波器。总的沉降时间
因此大约两倍的群延迟时间。输入采样频率为6.144
MSPS的两个条件。所述数字滤波器中的AD1871 ADC上的频率响应是
在图8中示出该过滤器使用的有限脉冲响应（FIR）的设计，因此，已
在音频频带的线性相位。使用模拟滤波器复制这样的表现会
需要大量的设计工作，以及相当昂贵的组件。
第11个5
QQ：2880707522 复制
