OKI半导体
MSM9811
4通道混合OKI ADPCM型语音合成LSI
FEDL9811FULL-04
发行日期： 2004年9月1日
概述
的MSM9811是一个4通道混合语音合成LSI中，向其中高达128兆比特的ROM和/或EPROM的
存储语音数据可以直接从外部连接。
该设备是直的8位PCM再现，非线性8位PCM再现， 4比特ADPCM回放，和4位
ADPCM2播放可选，并提供两声道立体声输出和音量控制。该MSM9811包含
一个14位D / A转换器和低通滤波器。
的MSM9811可以很容易地通过连接语音数据存储存储器，功率放大器配置的系统中，并
CPU外部。
特点
非线性的8位PCM /直8位PCM / 4比特ADPCM / 4位ADPCM2
串行输入或并行输入选择
段控制表功能
4通道的混合函数
主时钟频率
： 4.096兆赫
采样频率
： 4.0千赫， 5.3千赫， 6.4千赫， 8.0千赫， 10.6千赫， 12.8千赫， 16.0千赫，
21.2千赫， 25.6千赫， 32.0千赫
短语的最大数目： 256
输出通道
： L / R 2通道
内置音量控制功能（用于每个输出信道）
内置14位D / A转换器
内置的低通滤波器
：数字滤波器
包
： 64引脚塑料QFP （ QFP64 -P - 1414-0.80 - BK ） （ MSM9811GA ）
1/44
FEDL9811FULL-04
OKI半导体
MSM9811
引脚说明
针
40-47, 49-64
30, 31, 33-38
39
符号
RA23-RA0
RD7-RD0
净资产收益率
TYPE
O
I
O
描述
地址引脚用于外部存储器。这些引脚变为高阻
当
RCS
销为“H” 。
数据引脚用于外部存储器。下拉电阻内部
连接到这些引脚。这些下拉电阻变为有效时，
该
RCS
销为“H” ，并且变得无效时
RCS
销为“L” 。
输出使能引脚用于外部存储器。此引脚变为高电平
阻抗时
RCS
销为“H” 。
当该引脚为“L” ， RA23到RA0和
净资产收益率
引脚输出地址数据
和输出使能信号。
当该引脚为“H” ， RA23到RA0和
净资产收益率
引脚变为高
阻抗。
选择引脚命令数据或子命令数据的CPU接口。
当该引脚为“H” ，子命令输入选择。
当该引脚为“L” ，输入命令被选中。上拉电阻
内部连接到该引脚。
读引脚CPU接口。
一个上拉电阻内部连接到该引脚。
写引脚CPU接口。
一个上拉电阻内部连接到该引脚。
片选引脚CPU接口。当
CS
为“H” ，
WR
信号是不
本LSI进入。一个上拉电阻内部连接到该引脚。
CPU的输入接口选择。当SERIAL为“H” ，串行输入
接口被选择。
当其为“ L”时，并行输入接口被选择。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态数据输出引脚。
当选择串行输入接口，此引脚用作串行数据
输入引脚。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作串行时钟
输入引脚。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作通道状态
串行输出引脚。
8
RCS
I
15
CMD
I
16
18
20
14
RD
WR
CS
串行
I
I
I
I
28
D7/SD
I / O
27
D6/SI
I / O
26
D5/SO
I / O
4/44
FEDL9811FULL-04
OKI半导体
MSM9811
针
25
24
23
22
21
4
5
11
12
29
19
9
10
13
3
7, 48
6
1, 32
2
符号
D4/UD
D3/SR3
D2/SR2
D1/SR1
D0/SR0
LDAO
RDAO
XT
XT
RESET
NCR / BUSY
TEST1
TEST2
TEST3
TEST4
DV
DD
AV
DD
DGND
AGND
TYPE
I / O
I / O
O
O
I
O
I
I
描述
数据总线管脚为CPU接口时，选择并行接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，解决这个引脚GND时的水平。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作通道状态
输出引脚。
4通道直通输出第一至SR3通SR0分别。
左侧D / A输出引脚。
右侧的D / A输出引脚。
晶体或陶瓷振荡器连接。
约1MΩ的反馈电阻连接XT之间
XT 。
必要时，输入外部时钟到这个引脚。
晶体或陶瓷振荡器连接。
当外部时钟时，此引脚开路。
当此管脚为“L ”电平时， LSI初始化。此时，振荡
停止和D / A输出为GND电平。
信道状态选择引脚。
当该引脚为“H” ， NCR信号输出。当其为“ L”时，
忙
信号
输出。
I
引脚LSI测试。适用的“L”电平到这些引脚。
数字电源引脚。 0.1旁路电容
F
以上应该
连接之间的DGND引脚和DV
DD
引脚。
模拟电源引脚。 0.1旁路电容
F
以上应该
连接之间的AGND引脚和AV
DD
引脚。
数字GND引脚。
模拟GND引脚。
—
—
—
—
5/44
OKI半导体
MSM9811
4通道混合OKI ADPCM型语音合成LSI
FEDL9811FULL-04
发行日期： 2004年9月1日
概述
的MSM9811是一个4通道混合语音合成LSI中，向其中高达128兆比特的ROM和/或EPROM的
存储语音数据可以直接从外部连接。
该设备是直的8位PCM再现，非线性8位PCM再现， 4比特ADPCM回放，和4位
ADPCM2播放可选，并提供两声道立体声输出和音量控制。该MSM9811包含
一个14位D / A转换器和低通滤波器。
的MSM9811可以很容易地通过连接语音数据存储存储器，功率放大器配置的系统中，并
CPU外部。
特点
非线性的8位PCM /直8位PCM / 4比特ADPCM / 4位ADPCM2
串行输入或并行输入选择
段控制表功能
4通道的混合函数
主时钟频率
： 4.096兆赫
采样频率
： 4.0千赫， 5.3千赫， 6.4千赫， 8.0千赫， 10.6千赫， 12.8千赫， 16.0千赫，
21.2千赫， 25.6千赫， 32.0千赫
短语的最大数目： 256
输出通道
： L / R 2通道
内置音量控制功能（用于每个输出信道）
内置14位D / A转换器
内置的低通滤波器
：数字滤波器
包
： 64引脚塑料QFP （ QFP64 -P - 1414-0.80 - BK ） （ MSM9811GA ）
1/44
FEDL9811FULL-04
OKI半导体
MSM9811
引脚说明
针
40-47, 49-64
30, 31, 33-38
39
符号
RA23-RA0
RD7-RD0
净资产收益率
TYPE
O
I
O
描述
地址引脚用于外部存储器。这些引脚变为高阻
当
RCS
销为“H” 。
数据引脚用于外部存储器。下拉电阻内部
连接到这些引脚。这些下拉电阻变为有效时，
该
RCS
销为“H” ，并且变得无效时
RCS
销为“L” 。
输出使能引脚用于外部存储器。此引脚变为高电平
阻抗时
RCS
销为“H” 。
当该引脚为“L” ， RA23到RA0和
净资产收益率
引脚输出地址数据
和输出使能信号。
当该引脚为“H” ， RA23到RA0和
净资产收益率
引脚变为高
阻抗。
选择引脚命令数据或子命令数据的CPU接口。
当该引脚为“H” ，子命令输入选择。
当该引脚为“L” ，输入命令被选中。上拉电阻
内部连接到该引脚。
读引脚CPU接口。
一个上拉电阻内部连接到该引脚。
写引脚CPU接口。
一个上拉电阻内部连接到该引脚。
片选引脚CPU接口。当
CS
为“H” ，
WR
信号是不
本LSI进入。一个上拉电阻内部连接到该引脚。
CPU的输入接口选择。当SERIAL为“H” ，串行输入
接口被选择。
当其为“ L”时，并行输入接口被选择。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态数据输出引脚。
当选择串行输入接口，此引脚用作串行数据
输入引脚。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作串行时钟
输入引脚。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作通道状态
串行输出引脚。
8
RCS
I
15
CMD
I
16
18
20
14
RD
WR
CS
串行
I
I
I
I
28
D7/SD
I / O
27
D6/SI
I / O
26
D5/SO
I / O
4/44
FEDL9811FULL-04
OKI半导体
MSM9811
针
25
24
23
22
21
4
5
11
12
29
19
9
10
13
3
7, 48
6
1, 32
2
符号
D4/UD
D3/SR3
D2/SR2
D1/SR1
D0/SR0
LDAO
RDAO
XT
XT
RESET
NCR / BUSY
TEST1
TEST2
TEST3
TEST4
DV
DD
AV
DD
DGND
AGND
TYPE
I / O
I / O
O
O
I
O
I
I
描述
数据总线管脚为CPU接口时，选择并行接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，解决这个引脚GND时的水平。
数据总线管脚为CPU接口时，选择并行输入接口。
当
WR
为“L” ，这个引脚用作数据输入引脚。
当
RD
为“L” ，这个引脚用作通道状态输出引脚。
当选择串行输入接口，此引脚用作通道状态
输出引脚。
4通道直通输出第一至SR3通SR0分别。
左侧D / A输出引脚。
右侧的D / A输出引脚。
晶体或陶瓷振荡器连接。
约1MΩ的反馈电阻连接XT之间
XT 。
必要时，输入外部时钟到这个引脚。
晶体或陶瓷振荡器连接。
当外部时钟时，此引脚开路。
当此管脚为“L ”电平时， LSI初始化。此时，振荡
停止和D / A输出为GND电平。
信道状态选择引脚。
当该引脚为“H” ， NCR信号输出。当其为“ L”时，
忙
信号
输出。
I
引脚LSI测试。适用的“L”电平到这些引脚。
数字电源引脚。 0.1旁路电容
F
以上应该
连接之间的DGND引脚和DV
DD
引脚。
模拟电源引脚。 0.1旁路电容
F
以上应该
连接之间的AGND引脚和AV
DD
引脚。
数字GND引脚。
模拟GND引脚。
—
—
—
—
5/44
QQ：2881677436 复制
