E2U0021-28-81
半导体
MSM7704-01/02/03
半导体
双声道单轨CODEC
这个版本： 1998年8月
MSM7704-01/02/03
上一版本： 1996年11月
概述
该MSM7704-01 / 7704-02 / 7704-03两个声道CODEC芯片CMOS语音信号范围
从300至3400赫兹。这些设备包括过滤器， A / D和D / A转换。
特别是对于单电源和低功率应用，这些装置的设计
包含在单个芯片中的双通道AD / DA转换器，实现了减小的覆盖区和一个
外部元件的数目减少了。
该MSM7704-01 / 7704-02 / 7704-03最适合的模拟接口到回声消除器
DSP用于数字电话终端，数字的PABX和免提终端。
特点
单电源供电： 2.7 V至3.8 V
=功耗
操作模式：
30 mW的典型值。
50毫瓦最大。
省电模式：
3 mW的典型值。
6毫瓦最大。
掉电模式：
0.03 mW的典型值。
0.3毫瓦最大。
ITU -T扩律
MSM7704-01 ：
M / A-法
引脚可选
MSM7704-02 ：
M-法
MSM7704-03 ： A律
内置PLL消除了主时钟
PCM接口可以2信道的串行/并行之间进行切换
传输时钟： 64/128/256/512/1024/2048千赫
96/192/384/768/1536/1544/200千赫
（在2通道串行模式， 64和96 kHz的时钟被禁止）
可调节的发射增益
内置基准电压源
模拟输出，可直接驱动一个1.2千瓦的负荷
??包装：
24引脚塑料SOP （ SOP24 -P - 430-1.27 -K ） （产品名称： MSM7704-01GS -K ）
（产品名称： MSM7704-02GS -K ）
（产品名称： MSM7704-03GS -K ）
1/17
半导体
MSM7704-01/02/03
引脚配置（顶视图）
SGC 1
AOUT2 2
NC 3
AOUT1 4
PDN 5
CHPS 6
NC 7
V
DD
8
DG 9
RSYNC 10
DIN2 11
DIN1 12
24 AIN2
23 GSX2
22 GSX1
21 AIN1
20 NC
19 （ ALAW ） *
18公司
17 NC
16 BCLK
15 XSYNC
14 DOUT2
13 DOUT1
NC ：无连接引脚
24引脚塑料SOP
*该ALAW销仅施加到MSM7704-01GS -K 。
3/17
半导体
MSM7704-01/02/03
引脚及功能概述
AIN1 ， AIN2 ， GSX1 ， GSX2
AIN1和AIN2是发射模拟输入通道1和2 。
GSX1和GSX2是传输电平调整通道1和2 。
AIN1和AIN2是一个反相输入端的运算放大器。 GSX1和GSX2被连接到
该运算放大器和输出用于调节所述电平，如下图所示。
当AIN1和AIN2没有被使用， AIN1连接到GSX1和AIN2到GSX2 。在电源
省电模式和掉电模式下， GSX1和GSX2输出为高阻态。
R2
CH1
模拟量输入
C1
R1
GSX1
AIN1 -
+
CH1增益
增益= R2 / R1
10
R1 ：变量
R2
＆ GT ;
20千瓦
C1
＆ GT ;
1/(2
3.14
30
R1)
R4
CH2
模拟量输入
C2
R3
GSX2
AIN2
–
+
CH2增益
增益= R4 / R3
10
R3 ：变量
R4
＆ GT ;
20千瓦
C2
＆ GT ;
1/(2
3.14
30
R3)
AOUT1 ， AOUT2
AOUT1是接收模拟输出通道1和AOUT2用于信道2 。
该输出信号具有2.0V的振幅
PP
上方和下方的信号接地电压（SG
: 1/2 V
DD
） 。时的3 dBmO的数字信号输入到数字输入1和DIN2 ，它可以驱动一个负载
1.2千瓦以上。
在省电模式，或电源关断模式，这些输出是在SG的电压电平
具有高阻抗。
V
DD
电源为3 V.
应该用于模拟电路中，以该装置所应用的系统的电源。
0.1旁路电容
mF
1
mF
具有优良的高频特性和电容器
10
mF
20
mF
应连接在此引脚和AG销之间，如果需要的。
4/17
半导体
DIN1
MSM7704-01/02/03
PCM信号输入，用于当选择了并行模式的信道1 。
D / A转换与串行PCM信号输入进行到这个引脚， rsync的信号
同步的与串行PCM信号，和BCLK信号，然后该模拟输出是
从AOUT1引脚输出。
在PCM信号的数据速率等于BCLK信号的频率。
该PCM信号被移位在BCLK信号的下降沿和锁存到内部
当八位移位寄存器。
PCM数据的开始（ MSD）的识别在RSYNC的上升沿。
当选择串行模式下，该引脚不使用，应连接到GND （ 0 V ） 。
DIN2
PCM信号输入，用于当选择了并行模式信道2 。
D / A转换与串行PCM信号输入进行到这个引脚， rsync的信号
同步的与串行PCM信号，和BCLK信号，然后该模拟输出是
从AOUT2引脚输出。
在PCM信号的数据速率等于BCLK信号的频率。
该PCM信号被移位在BCLK信号的下降沿和锁存到内部
当八位移位寄存器。
PCM数据的开始（ MSD）的识别在RSYNC的上升沿。
当选择了串行模式下，此引脚用于双声道PCM复用信号输入。
BCLK
移位时钟信号输入为DIN1 ， DIN2 ， DOUT1和DOUT2信号。
的频率，等于所述数据传输率，是64 ，96 ，128， 192 ，256， 384 ， 512 ， 768 ， 1024 ， 1536 ， 1544 ， 2048 ，
或200千赫。这个信号设置为逻辑"1"或"0"驱动器发送和接收电路的
省电状态。
rsync的
接收同步信号的输入。
需要8位PCM数据从一系列的PCM信号到DIN1和DIN2引脚选择
通过接收同步信号。
在接收部分中的所有的定时信号是由这个同步信号同步。这
信号必须在相位上与BCLK （来自相同的时钟源生成的同步
BCLK ） 。频率应该是8千赫
±50
PPM ，以保证交流的特点这是
所述接收部的主要的频率特性。
然而，除非被严格地具体化中使用的系统的频率特性，这
设备所用的6千赫至9 kHz的范围内进行操作，但是在规定的电特性
数据表都不能保证。
5/17
QQ：2881677436 复制
