飞思卡尔半导体公司

技术参数

MSC8103

牧师11 ， 8/2005

MSC8103

网络数字信号处理器

CPM

MCC / UART / HDLC /透明/

以太网/快速以太网/ ATM / SCC

3

×

FCC

2

×

MCC

4

×

SCC

2

×

SMC

SPI

I2C

乌托邦

接口

MII

打断

调节器

计时器

并行I / O

波特率

发电机

双端口

内存

桥

2

×

SDMA

RISC

64位局部总线

MEMC

DMA

发动机

SIU

64位系统总线

MEMC

PIT

系统保护

复位控制

时钟控制

SIC_EXT

中断

SIC

64/32-bit

系统

公共汽车

TDMS

{

串行接口和TSA

飞思卡尔MSC8103

16位DSP是一个成员

的DSP为基础的家庭

对StarCore的SC140

DSP内核。在MSC8103

有两个核心

速度级别： 275和300

兆赫。

什么是新的？

启示录11包括以下

变化：

功能列表第三页

更新包

说明。

表2-3

更新junction-

到外壳值。

第3.1节

增加了一个纸条给

包括无铅

包装。

订购信息

对

背面增加了无铅

部件号。

其他

外设

扩展核心

节目

SEQUENCER

SC140

CORE

JTAG

地址

注册

网络文件

地址

ALU

EOnCE

时钟/ PLL

数据ALU

注册

网络文件

数据

ALU

Q2PPC

桥

128位QBUS

PIC

中断

8/16-bit

主持人

接口

BOOT

只读存储器

HDI16

SRAM

512 KB

L1接口

动力

管理

128位P总线

64位的XA数据总线

64位XB数据总线

图1 。

MSC8103框图

飞思卡尔的MSC8103 DSP是一个集成了高性能SC140四个ALU非常灵活的设备

（算术逻辑单元）的DSP内核以及512 KB的内存，通信处理器模块

（CPM） ，一个64位的总线，一个非常灵活的系统集成单元（ SIU） ，并在一个单一的16通道DMA引擎

装置。凭借其四个ALU核心， MSC8103可以在执行最多四个乘法累加（ MAC ）运算

单个时钟周期。 MSC8103的CPM是32位RISC为基础的通讯协议引擎，可以通过网络

到时分多路复用（TDM ）公路，以太网和异步传输模式（ATM ）主干网。该

MSC8103 60X兼容总线接口，方便其对多主机系统架构连接。很

大的内部存储器， 512 KB时，降低了对外部程序和数据存储器。在MSC8103报价

使用内部300 MHz的时钟与1.6 V核心和独立的3.3 V 1200 MMACS的DSP性能

输入/输出（ I / O） 。

飞思卡尔半导体公司， 2001年， 2005年。保留所有权利。

目录

MSC8103特点....................................................................................................................................................................................三

目标应用.....................................................................................................................................................................................iv

产品文档..............................................................................................................................................................................iv

第1章

信号/连接

1.1

1.2

1.3

1.4

1.5

1.6

1.7

1.8

动力Signals......................................................................................................................................................................... 1-4

时钟信号......................................................................................................................................................................... 1-4

复位，配置和EOnCE事件信号.................................................................................................................. 1-5

系统总线， HDI16和中断Signals............................................................................................................................ 1-6

内存控制器的信号................................................................................................................................................. 1-13

CPM Ports............................................................................................................................................................................ 1-15

JTAG测试访问端口Signals............................................................................................................................................ 1-36

保留的Signals.................................................................................................................................................................. 1-36

绝对最大额定值.................................................................................................................................................. 2-1

推荐工作条件.................................................................................................................................... 2-2

热特性......................................................................................................................................................... 2-2

直流电气Characteristics................................................................................................................................................. 2-3

时钟Configuration............................................................................................................................................................... 2-4

AC Timings............................................................................................................................................................................ 2-7

FC- PBGA封装Description............................................................................................................................................. 3-1

带盖FC- PBGA封装机械制图............................................................................................................... 3-31

热设计Considerations............................................................................................................................................. 4-1

电气设计Considerations........................................................................................................................................... 4-1

电源注意事项............................................................................................................................................................ 4-2

布局Practices..................................................................................................................................................................... 4-3

第2章

物理和电气规范

2.1

2.2

2.3

2.4

2.5

2.6

第3章

包装

3.1

3.2

第4章

设计注意事项

4.1

4.2

4.3

4.4

订购和联系信息...............................................................................................................................封底

数据表约定

引脚和引脚

OUT

虽然器件封装没有引脚，术语引脚和引脚输出用于

方便和指示球栅阵列中的特定信号的位置。

横线

用于指示信号的情况下被置于低电平（例如说被激活，则

RESET

引脚有效

当低）。

“断言”

意味着一个高真（高电平有效）信号为高或低真（低电平有效）信号为低

“无效”

意味着一个高真（高电平有效）信号为低或低真（低电平有效）信号为高

示例：

信号/符号

逻辑状态

信号状态

电压

针

真

断言

V

IL

/V

OL

针

假

拉高

V

IH

/V

OH

针

真

断言

V

IH

/V

OH

针

假

拉高

V

IL

/V

OL

注意：

值V

IL

, V

OL

, V

IH

和V

OH

个别产品的规格定义。

MSC8103网络数字信号处理器，启示录11

ii

飞思卡尔半导体公司

MSC8103特点

SC140核心

- 高效的C / C ++代码编译架构优化

- 4个16位的ALU和2个32位的AGU

- 1200 DSP MMACS运行在300 MHz的

极低的功耗

- 变长执行集（ VLES ）执行模型

- JTAG /增强一次调试端口

通信处理器模块（ CPM ）

- 用一个32位RISC引擎可编程协议机

- 155 Mbps的ATM接口（包括AAL 0/1/2/5 ）

- 10/100兆以太网接口

- 最多四个E1 / T1接口或者一个E3 / T3接口和1个E1 / T1接口

- HDLC支持高达T3率，或256通道

64位或32位宽的总线接口

- 支持突发的高效率

- 无缝接口60X兼容的总线系统

- 支持多主

可编程内存控制器

- 控制的外部存储多达八个银行

- 用户可编程机（ UPM ） ，允许无缝连接到不同的内存类型（ SRAM ， DRAM ，

EPROM和闪存）和其它用户定义的外围设备

- 专用流水线SDRAM存储器接口

大的内部SRAM

- 256K 16位字（512 KB）

- 统一的程序和数据空间由应用程序可配置的

- Word和字节寻址

DMA控制器

- 16个DMA通道，基于FIFO ，突发能力

- 先进的寻址能力

小脚印包

— 17 mm

×

17毫米带盖的FC- PBGA封装用含铅或无铅球

非常低的功耗

- 内部逻辑（ 1.6 V）和I / O的独立电源（ 3.3 V ）

增强的16位并行主机接口（ HDI16 ）

- 支持各种微控制器，微处理器和DSP总线接口

锁相环（ PLL）的

- 系统PLL

- CPM的DPLL （ SCC与SCM）

工艺技术

- 0.13微米铜互连工艺技术

MSC8103网络数字信号处理器，启示录11

飞思卡尔半导体公司

iii

目标应用

MSC8103的目标要求非常高的性能，非常大量的内存的应用，并

这样的网络功能为：

第三代宽带无线基础设施系统

分组电话系统

多通道调制解调器组

多声道的xDSL

产品文档

中列出的文档

表1

被要求用于MSC8103的完整描述，并且必要

与零件设计正确。文档可从下列来源（见封底的详细信息） ：

本地飞思卡尔分销商

飞思卡尔半导体销售办事处

飞思卡尔半导体文学配送中心

万维网（ WWW ）

表1中。

MSC8103文档

名字

MSC8103

技术参数

MSC8101用户指南

描述

MSC8103功能列表和物理，电，时序和包

特定网络阳离子

在MSC8101内存详细的功能介绍

配置，操作和注册程序。所有细节应用

到MSC8103 。

在MSC8103处理器内核和指令的详细说明

SET

在SC140家族处理器核心的详细描述和

指令集

描述特定的应用程序或优化的设备文件

操作包括代码示例

订单号

MSC8103/D

MSC8101UG/D

MSC8103参考手册

SC140 DSP核心参考手册

应用笔记

MSC8103RM/D

MNSC140CORE/D

请参阅MSC8103产品

网站

MSC8103网络数字信号处理器，启示录11

iv

飞思卡尔半导体公司

信号/连接

1

在MSC8103外部信号组织成的官能团，如图

表1-1 ，图1-1 ，

和

图1-2 。表1-1

列出的官能团时，规定各组信号连接的数目，并

引用该表，该表给出了各组内复用的信号的信息。

图1-1

显示MSC8103

按功能组织的外部信号。

图1-2

表示并行输入/输出（I / O）端口信号是如何

复用。因为在并行I / O设计支持的MSC8103通信处理器模块

（ CPM ）是并行的MPC8260器件支持的I / O信号的一个子集，端口引脚都没有编号

顺序。

表1-1 。

功能群

电源（V

CC

, V

DD

和GND ）

时钟

复位，配置和EOnCE

系统总线， HDI16和中断

内存控制器

CPM输入/输出并行端口

端口A

端口B

端口C

端口D

JTAG测试访问端口（TAP ）

版权所有（表示连接是始终保留）

MSC8103

功能信号的分组

信号数

连接

80

6

11

133

27

26

14

18

8

5

5

详细说明

表1-2

第1-4页

表1-3

第1-4页

表1-4

1-5页

表1-5

第1-7页

表1-6

1-13页

表1-7

1-16页

表1-8

1-21页

表1-9

1-24页

表1-10

1-33页

表1-11

1-36页

表1-12

1-36页

MSC8103网络数字信号处理器，启示录11

飞思卡尔半导体公司

1-1