半导体
MS81V06160
(401,408-word
×
16位)的FIFO存储器
这个版本: 2000年9月
初步
概述
该MS81V06160是6MB FIFO(先入先出)存储器设计401408字
×
16位高速
异步读/写操作。
该MS81V06160是最适合的场存储器,用于数字电视或液晶显示的面板,需要高速,大
存储器,并且不为高的最终用途而设计的专业图形系统,它需要长期图象
存储和数据的存储。
该MS81V06160装有独立控制的时钟,支持异步读取和写入操作。
不同的时钟速率也都支持,这让写之间交替的数据传输速率和读取数据流。
第一数据读取操作可后1600纳秒+ 4个周期来执行从读出复位,所述第一数据写入
经过1600 NS + 4个周期从写复位操作已启用。此后,将高速的读/写操作是
可能在每个周期的时间。
此外,通过IE浏览器引脚写屏蔽功能,并通过OE引脚读数据跳过功能,实现图像数据
加工容易。
该MS81V06160提供高速FIFO (先入先出)时不需要外接耳目一新:
MS81V06160自动刷新的DRAM存储单元,所以它看起来完全静态的用户。
此外,全静态类型的存储单元和解码器的串行访问启用刷新免费串行访问
操作时,使串行读和/或写控制时钟均可使用,只要停止高电平或低电平的持续时间的任何作为
电源接通。内存访问和刷新操作的内部冲突是由专门的仲裁阻止
逻辑。
该MS81V06160的功能是简单的,并且类似的数字延迟器,其延迟比特长度很容易通过设置
复位时序。延迟长度和写入和读出之间的读延迟时钟数,由下式确定
外部控制的写入和读出复位时序。该MS81V06160采用薄和小70引脚塑料TSOP 。
1/18
半导体
MS81V06160
特点
401408字
×
16位
快速的FIFO (先入先出)操作: 12 ns的周期时间
自刷新(无需刷新控制)
高速异步串行访问
读/写周期时间
12纳秒/ 15纳秒
存取时间
9纳秒/ 12纳秒
可变长度的延迟位( 600至401408 )
写屏蔽功能(输出使能控制)
级联能力
单电源供电: 3.3 V± 10 %
包装:
70引脚塑料TSOP II型( TSOP II 70 -P - 400-0.5 -K ) (产品名称: MS81V06160 - xxTA )
xx表示速度等级。
参数
存取时间
读/写
周期
工作电流
待机电流
符号
TAC
TSWC
台橡
Icc1
Icc2
MS81V06160-TA
–12
9 NS
12纳秒
210毫安
6毫安
–15
12纳秒
15纳秒
170毫安
6毫安
2/18
半导体
MS81V06160
引脚说明
数据输入: ( DI0-15 )
这些引脚用于串行数据输入。
写复位: RSTW
SWCK的RSTW后的第一个正跳变为高电平复位写地址指针为零。 RSTW
建立和保持时间是参照SWCK的上升沿。
写使能: WE
WE被用于数据的写使能/禁止控制。 WE高电平使能输入端,和WE低电平禁止
输入并保持内部写地址指针。有没有我们禁止时间(低),我们启用时间(高)
的限制,因为MS8106160是完全静态的操作,只要电源打开。请注意,我们建立和
保持时间是参照SWCK的上升沿。潜伏期由我们写操作控制2 。
写复位后,我们必须保持低电平超过1600 NS ( tFWD ) 。写入复位,在写入操作之后
地址0时TWL形成中,我们被带到高周期后启动。
写复位后,我们应该保持我们开车先高后高的2个周期。
输入使能: IE浏览器
IE是用于使能/禁止写入到存储器中。 IE高级使得写作。内部写地址指针
总是通过循环SWCK不管IE级的递增。需要注意的是IE浏览器的建立和保持时间
参考SWCK的上升沿。潜伏期由IE浏览器的写操作控制2 。
数据输出: ( DO0-15 )
这些引脚用于串行数据输出。
读出复位: RSTR
SRCK的RSTR后的第一个正跳变为高电平复位读地址指针为零。
RSTR建立和保持时间是参照SRCK的上升沿。
读使能: RE
RE的功能是将SRCK时钟递增读指针栅极。当RE为前高
上升SRCK的边缘,读出指针递增。当RE为低电平时,读指针不会递增。 RE
建立时间( Trens镇和tRDSS )和RE保持时间( tRENH和tRDSH )是参照的上升沿
SRCK时钟。
潜伏期由RE的读取操作控制2.读复位后,可再生能源必须保持低电平的时间超过1600 NS
( TFRD ) 。读出复位后,在地址0读出的数据是从一个周期时间tRL其中WE被带到后输出
高。
读复位后, RE应保持驾驶RE高一后,高2个周期。
输出使能: OE
参考用于使能/禁止输出。 OE高级别使输出。内部读地址指针
总是不管OE水平的循环SRCK递增。需要注意的是OE建立和保持时间都引用
到SRCK的上升沿。潜伏期由OE读操作控制2 。
5/18