82C52
引脚说明
符号
DSR
针
号
18
（续）
活跃
水平
低
TYPE
I
描述
数据设置就绪： DSR线路的逻辑状态反映到调制解调器状态寄存器。
DSR状态的任何变化将导致INTR进行设置，如果INTEN和MIEN是真实的。国家
此信号不影响内部的82C52的任何其他电路。
数据终端就绪： DTR信号可设置（低）通过写1到了合
在调制解调器控制寄存器（ MCR ） priate位。这个信号被清零（高）写入逻辑
0在MCR中DTR位或者每当复位（RST =高）被施加到82C52 。
请求发送：将RTS信号可设置（低）通过写1到相应的
在MCR位。这个信号被清除（高）通过写0到RTS位在MCR或
每当一复位（RST =高）被施加到82C52 。
CLOCK OUT ：这个输出是用户可编程的，以提供任何缓冲IX输出或
缓冲波特率发生器（ 16X ），时钟输出。该缓冲IX （晶振或外部时钟
当波特率选择寄存器（ BRSR ）第7位被设置为零源）输出提供。
写1到BRSR 7位会导致CO的输出提供的缓冲版本
内部波特率发生器的时钟工作在设定的波特率16倍
率。上电复位D7 （CO选择）复位为0 。
DTR
19
O
低
RTS
20
O
低
CO
21
O
TBRE
22
O
高
发送缓冲寄存器空：该TBRE输出设置（高）只要
发送缓冲寄存器（ TBR ）已转让其数据发送寄存器。应用
复位（ RST ）的82C52也将设置TBRE输出。 TBRE清零（低）时
数据被写入到TBR 。
RESET ： RST输入强制82C52为“空闲”模式中，所有串行数据活动
被暂停。调制解调器控制寄存器（ MCR ），连同其相关联的输出
清除。 UART的状态寄存器（ USR ）被清零除了TBRE和TC位，
被设置。在82C52仍然处于“空闲”状态，直到程序恢复串行数据的活动。
RST输入为施密特触发输入。
中断请求： INTR输出是由调制解调器控制该位INTEN启用
寄存器（ MCR ） 。勉位选择性地启用调制解调器状态的变化提供一个输入
到INTR逻辑。图9设计信息中显示了这些接口的整体关系
中断控制信号。
串行数据输入：串行数据输入到82C52接收电路。标记（ 1 ）高，
一空间（ 0 ）低。在循环模式或操作时，当SDI数据输入被禁止
RST为真。
数据就绪：一个真正的级别表示一个字符已经收到，转移到
RBR ，并准备转移到CPU 。 DR复位的接收缓冲区的数据读取
寄存器（ RBR ），或者当RST是真实的。
V
CC
： + 5V电源正极引脚。一个0.1μF从V去耦电容
CC
（引脚27 ）和GND
（引脚16 ）的建议。
片选信号：芯片选择输入作为使能信号为RD和WR输入
信号。
RST
23
I
高
INTR
24
O
高
SDI
25
I
高
DR
26
O
高
V
CC
27
高
CS0
28
I
低
5-3
QQ：2880707522 复制
