摩托罗拉
半导体技术资料
低电压PLL时钟驱动器
在MPC950 / 951顷3.3V兼容，基于PLL的时钟驱动器
针对高性能时钟树设计的设备。与输出
高达375ps的180MHz的输出歪斜的MPC950是频率
适用于最苛刻的时钟树设计。该器件采用一种
全差分PLL设计以最小化周期到周期和长期
抖动。这个参数是显著重要性时，时钟驱动器是
提供了参考时钟， PLL是在船上今天的微处理器
和ASIC的。该器件提供9低偏移输出，输出
配置以支持各种高超频需求
高性能微处理器。
MPC950
MPC951
低电压
PLL时钟驱动器
完全集成的PLL
振荡器或晶体参考输入
输出频率高达180MHz的
输出禁用高阻抗
兼容的PowerPC ，英特尔与高性能RISC
微处理器
TQFP封装
输出频率可配置
±100ps
典型的周期到周期抖动
FA后缀
32引脚TQFP封装
CASE 873A -02
两个可选择的反馈分频比可在MPC950
提供输入参考时钟的灵活性。该FBSEL引脚选择
一个8分频或分频由VCO频率的16之间是
与输入参考MPC950比较。内部VCO是
在任2个运行或4倍的高速度输出，这取决于
配置，以使输入参考将任一方的一半，四分之一
或八分之一的高速输出。
在MPC951替换为差分PECL参考输入晶体振荡器的MPC950和内部反馈和
外部反馈输入。这些功能允许对MPC951可以用作零延迟，低歪斜扇出缓冲器。此外，
外部反馈允许更多种类的输入 - 输出频率的关系。在MPC951 REF_SEL引脚允许
要使用的替代的LVCMOS输入时钟的选择作为测试时钟或提供从一个为PLL的参考
LVCMOS时钟源。
在MPC950提供外部测试时钟输入扫描时钟分配或系统诊断。另外REF_SEL
针允许用户在一个晶体输入之间选择到一个板上振荡器为基准，或选择一个TTL电平振荡器
直接输入。主板上的晶振要求超出了串联谐振晶体无需外部元件。
无论是MPC950和MPC951完全3.3V兼容，无需外部环路滤波器元件。所有输入接受
LVCMOS或LVTTL电平兼容，而输出提供LVCMOS电平上驱动50Ω端接的能力
传输线。选择输入没有内部上拉/下拉电阻，因此必须在外部设置。如果
PECL_CLK输入不使用时，它们可处于打开状态。对于串联端接50Ω线，每条的MPC950 / 951的输出可以
驱动两个痕迹给设备的1:18有效的扇出。该装置被装在一个7x7毫米32引脚TQFP封装到
提供电路板的密度和性能的最佳组合。
PowerPC是国际商业机器公司的注册商标。 Pentium是Intel Corporation的注册商标。
2/97
摩托罗拉1997年公司
1
转4
MPC950 MPC951
功能表 - MPC950 / 951
输入
fsela
fselb
fselc
fseld
Qa(1)
2x
2x
2x
2x
2x
2x
2x
2x
x
x
x
x
x
x
x
x
输出
Qb(1)
x
x
x
x
x/2
x/2
x/2
x/2
x
x
x
x
x/2
x/2
x/2
x/2
Qc(2)
x
x
x/2
x/2
x
x
x/2
x/2
x
x
x/2
x/2
x
x
x/2
x/2
Qd(5)
x
x/2
x
x/2
x
x/2
x
x/2
x
x/2
x
x/2
x
x/2
x
x/2
共有2个
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
汇总
共有X
8
3
6
1
7
2
3
0
9
4
7
2
8
3
6
1
共X / 2
0
5
2
7
1
6
5
8
0
5
2
7
1
6
3
8
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
注：X = FVCO / 4 ; 200MHz的< < FVCO为480MHz 。
绝对最大额定值*
符号
VCC
VI
IIN
Tstor
电源电压
输入电压
输入电流
存储温度范围
–40
参数
民
–0.3
–0.3
最大
4.6
VDD + 0.3
±20
125
单位
V
V
mA
°C
*绝对最大额定值连续超出其可能会损坏设备的价值。暴露于这些条件或
以外的指示的条件可能器件的可靠性产生不利影响。在绝对最大额定条件下的功能操作
不是暗示。
DC特性
值（TA = 0°至70℃ ， Vcc = 3.3V
±5%)
符号
VIH
VIL
VPP
VCMR
VOH
VOL
IIN
CIN
CPD
ICC
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输出高电压
输出低电压
输入电流
输入电容
功率耗散电容
最大静态电源电流
25
90
115
LVCMOS输入
LVCMOS输入
PECL_CLK
PECL_CLK
300
VCC–2.0
2.4
0.5
±120
4
民
2.0
典型值
最大
3.6
0.8
1000
VCC–0.6
单位
V
V
mV
mV
V
V
A
pF
pF
mA
每路输出
所有的VCC引脚
注： 1 。
IOH = -40mA ，注2 。
IOL = 40毫安，注2 。
条件
ICCPLL
最大PLL电源电流
15
20
mA
VCCA只脚
1. VCMR是从差分输入信号的最正侧的差。当“高”输入是内获得正常操作
在VCMR范围和输入摆幅位于VPP规范的范围内。
2. MPC950 / 951的输出可以驱动串联或并联端接50Ω （或50Ω至VCC / 2 ）对事件的边缘传输线（见应用
信息部分） 。
摩托罗拉
4
时序解决方案
BR1333 - 第六版
MPC950 MPC951
PLL输入参考特征
值（TA = 0 70℃ ）
符号
TR ， TF
FREF
值为fXTAL
FrefDC
特征
TCLK输入上升/瀑布
参考输入频率
晶体振荡器频率
参考输入占空比
注： 1 。
10
25
民
最大
3.0
注： 1 。
25
75
单位
ns
兆赫
兆赫
%
注2 。
条件
1.最大和最小输入值是由VCO锁定范围和反馈分频器为TCLK或PECL_CLK输入限制。
2.有关详情，请晶体的应用程序信息信息部分。
AC特性
（ TA = 0 ° C至70 ° C， VCC = 3.3V
±
5%
)
符号
TR ， TF
TPW
TSK （ O）
特征
输出上升/下降时间
输出占空比
输出至输出歪曲率
同样的频率
不同频率
Qafmax < 150MHz的
Qafmax > 150MHz的
FVCO
PLL VCO
LOCK
范围
最大输出
频率
输入Ext_FB延迟
（注1 ）
输出禁止时间
输出使能时间
循环??要??周期抖动（峰??到??峰）
最大PLL锁定时间
±100
10
反馈= VCO / 4
反馈= VCO / 8
反馈= VCO / 16
QA（ ÷ 2 ）
QA / QB （ ÷ 4 ）
QB （ ÷ 8 ）
TCLK
PECL_CLK
50
–950
250
–770
200
200
200
民
0.10
tCYCLE/2–1000
200
325
典型值
最大
1.0
tCYCLE/2+1000
375
500
750
480
480
480
180
120
60
400
–600
7
6
兆赫
MPC951
MPC950或951
MPC950
单位
ns
ps
ps
条件
0.8 2.0V
FMAX
兆赫
tPD的
tPLZ ， HZ
tPZL
tjitter
TLOCK
ps
ns
ns
ps
ms
FREF = 50MHz的
Feedback=VCO/8
注2 。
1.规格保证只对MPC951 。该TPD窗口指定为50MHz的输入参考时钟。该窗口会
放大/缩小比例的下限与输入参考时钟周期的增加/减少。
2.请参阅更多的抖动信息，应用信息部分。
应用信息
编程MPC950 / 951
在MPC950 / 951时钟驱动器的输出可配置
成若干个频率的关系中，除了外部
在MPC951的反馈选项允许大量的
在建立独特的输入到输出的频率灵活性
关系。输出分频器为四组输出
允许用户配置输出到1 ：1,2 ：1,4 ：1和
4：2 ：1的频率比。使用偶数分频器确保
输出占空比总是50％。表1示出了
各种输出配置中，该表描述了输出
使用VCO频率作为参考。作为用于一个例子
4 ： 2 ：1的关系，质量保证输出将被设置为VCO / 2，
QB的和Qc的的在VCO / 4和Qd的的在VCO / 8 。这些
设置将提供与4的输出频率： 2：1的
关系。
该部门的设置建立输出关系，但
1仍必须确保VCO的将是稳定的给定的
的输出的频率所需的。反馈频率
应使用位于所述VCO为频率范围中
该锁相环将是稳定的。 PLL的设计是这样的
对于25的180MHz之间的频率输出
MPC950 / 951通常可以被配置成一个稳定的
区。
输入的参考和之间的关系
输出频率也非常灵活。表2示出
的输入和输出之间的乘法因数
MPC950 。对于外部反馈（ MPC951 ）表1可以
用于确定所述的乘法因子，有太多
许多潜在的组合tabularize外部
反馈条件。图1至图6示出了
几种编程的可能性，虽然不完整，但是
具有代表性的应用潜力。
时序解决方案
BR1333 - 第六版
5
摩托罗拉
QQ：2880707522 复制
