摩托罗拉
飞思卡尔
半导体技术资料
半导体公司
订单号： MPC9448 / D
REV 3 ， 04/2003
3.3V / 2.5V LVCMOS时钟1:12
扇出缓冲器
该MPC9448是3.3V或2.5V兼容， 1:12时钟扇出缓冲器
针对高性能时钟树的应用程序。与输出
频率高达350 MHz，并且输出偏斜小于150 ps的，该装置
满足最苛刻的时钟应用的需求。
MPC9448
飞思卡尔半导体公司...
12 LVCMOS兼容的时钟输出
可选的LVCMOS和差分LVPECL兼容的时钟输入
350 MHz的最大时钟频率
150 ps的最大时钟偏移
同步输出停在逻辑低状态消除了输出的欠幅脉冲
高 - 阻抗输出控制
3.3V或2.5V电源
驱动多达24个串联端接时钟线
环境温度范围--40 ° C至+ 85°C
32 - 引脚LQFP封装
低电压
3.3V / 2.5V LVCMOS 1:12
时钟扇出缓冲器
支持网络，电信时钟分配和
计算机应用
引脚和功能兼容MPC948
FA后缀
32 - 引脚LQFP封装
CASE 873A
功能说明
该MPC9448是专门设计来分发LVCMOS
兼容的时钟信号至350兆赫的频率。每路输出
提供输入信号的同一个接近零歪斜一个精确副本。该
输出缓冲器的50Ω驱动支持终止对输电线路
事发优势：每路输出可以驱动一个平行的任
终止或两个串联端接传输线。
两个可选择的，独立的时钟输入可用，提供支持LVCMOS与LVPECL差分时钟
分配系统。的MPC9448 CLK_STOP控制是同步于输入时钟的下降沿。它允许启动
和停止仅仅在逻辑低状态的输出时钟信号，从而消除了潜在的输出欠幅脉冲。运用OE控制
将强制输出为高 - 阻抗模式。
所有的输入有一个内部上拉 - 或下拉 - 下拉电阻防止未使用的和开放的输入浮动。该器件支持
在2.5V或3.3V电源和--40 ° C至+ 85 ° C的环境温度范围。该MPC9448是引脚和功能兼容
但性能 - 提高了对MPC948 。
摩托罗拉公司2003
欲了解更多有关该产品，
转到： www.freescale.com
1
MPC9448
飞思卡尔半导体公司
Q0
GND
GND
V
CC
V
CC
18
Q1
0
1
CLK
停止
Q2
24
Q3
V
CC
Q4
Q5
V
CC
Q6
SYNC
Q7
Q8
Q9
Q10
V
CC
Q11
Q3
V
CC
Q2
GND
Q1
V
CC
Q0
GND
25
26
27
28
29
30
31
32
1
CLK_SEL
2
CCLK
3
PCLK
4
PCLK
5
CLK_STOP
6
OE
7
V
CC
8
GND
23
22
21
20
19
17
16
15
14
GND
Q8
V
CC
Q9
GND
Q10
V
CC
Q11
V
CC
PCLK
PCLK
CCLK
Q4
Q5
Q6
CLK_SEL
MPC9448
CLK_STOP
飞思卡尔半导体公司...
Q7
13
12
11
10
9
OE
（所有的输入电阻器具有为25kΩ的值）
图1.逻辑图
图2. 32
-Lead封装引脚
（ TOP VIEW ）
表1.功能表
控制
CLK_SEL
OE
CLK_STOP
默认
1
1
1
0
选择PECL差分输入
输出禁用（高阻态）
1
输出同步停在逻辑低状态
选择CCLK输入
输出启用
输出活跃
1
1. OE = 0，将高阻抗三态输出全部依赖于CLK_STOP 。
表2.引脚配置
针
PCLK ， PCLK
CCLK
CLK_SEL
CLK_STOP
OE
Q0--11
GND
V
CC
I / O
输入
输入
输入
输入
输入
产量
供应
供应
TYPE
LVPECL
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
地
V
CC
时钟信号输入
另类时钟信号输入
时钟输入选择
时钟输出启用/禁用
输出使能/禁止（高 - 阻抗三态）
时钟输出
负电源（ GND ）
正电源的I / O和内核。所有V
CC
引脚必须连接到
正确操作电源的正极
功能
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
2
时序解决方案
飞思卡尔半导体公司
表3.绝对最大额定值*
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
STOR
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
存储温度范围
--65
参数
民
--0.3
--0.3
--0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
MPC9448
单位
V
V
V
mA
mA
°C
*绝对最大额定值连续超出其可能会损坏设备的价值。暴露于这些条件或
以外的指示的条件可能器件的可靠性产生不利影响。在绝对功能操作 - 最大 - 额定条件
不是暗示。
表4.一般特定网络阳离子
飞思卡尔半导体公司...
符号
V
TT
MM
HBM
LU
C
PD
C
IN
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闩锁 - 免疫力
功率耗散电容
输入电容
民
典型值
V
CC
2
最大
单位
V
V
V
mA
条件
200
2000
200
10
4.0
pF
pF
每路输出
输入
表5. DC特性
(V
CC
= 3.3V
±5%,
T
A
= --40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMRA
I
IN
V
OH
V
OL
Z
OUT
I
CCQd
特征
输入高电压
输入低电压
高峰 - 到 - 峰值输入电压
共模范围
输入电流
b
输出高电压
输出低电压
输出阻抗
最大静态电源电流
17
2.0
2.4
0.55
0.30
PCLK
PCLK
民
2.0
--0.3
250
1.1
V
CC
-- 0.6
300
典型值
最大
V
CC
+ 0.3
0.8
单位
V
V
mV
V
A
V
V
V
mA
所有V
CC
引脚
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= V
CC
或GND
I
OH
= --24mA
c
I
OL
= 24毫安
c
I
OL
= 12毫安
A. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围
与输入摆幅在于内伏
PP
（DC）的规范。
B 。输入上拉/下拉电阻影响的输入电流。
。该MPC9448能够驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线（为
VCC = 3.3V ）或者一个50Ω串联端接传输线（为VCC = 2.5V） 。
D.我
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
时序解决方案
欲了解更多有关该产品，
转到： www.freescale.com
3
摩托罗拉
MPC9448
飞思卡尔半导体公司
表6. AC特性
(V
CC
= 3.3V
±5%,
T
A
= --40 ° C至+ 85°C ）
a
符号
f
REF
f
最大
V
PP
V
CMR
b
t
P， REF
t
r
, t
f
t
PLH / HL
t
PLH / HL
t
PLZ ， HZ
t
PZL ， LZ
t
S
输入频率
最大输出频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
保持时间
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
d
输出占空比
输出上升/下降时间
PCLK或CCLK任何Q
使用CCLK
使用PCLK
f
Q
<170兆赫
45
0.1
50
CCLK到CLK_STOP
PCLK到CLK_STOP
CCLK到CLK_STOP
PCLK到CLK_STOP
0.0
0.0
1.0
1.5
150
2.0
300
400
55
1.0
PCLK任何Q
CCLK任何Q
1.6
1.3
PCLK
PCLK
特征
民
0
0
400
1.3
1.4
1.0
c
3.6
3.3
11
11
典型值
最大
350
350
1000
V
CC
-0.8
单位
兆赫
兆赫
mV
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ns
ps
ps
%
ns
DC
REF
= 50%
0.55 2.4V
0.8 2.0V
LVPECL
LVPECL
条件
飞思卡尔半导体公司...
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
一。 AC特点，适用于50Ω到V并行输出端接
TT
.
B 。 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围
与输入摆幅在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响吨
PLH / HL
和T
SK （PP）的
.
。的1.0纳秒最大输入上升的违反和下降时间的限制会影响设备的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
。输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表7.直流特性
(V
CC
= 2.5V
±5%,
T
A
= --40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMRA
I
IN
V
OH
V
OL
Z
OUT
I
CCQ
d
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入
当前
b
1.8
0.6
19
2.0
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
1.7
-0.3
250
1.0
V
CC
-0.7
300
典型值
最大
V
CC
+ 0.3
0.7
单位
V
V
mV
V
A
V
V
mA
所有V
CC
引脚
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= GND或V
IN
-vcc
I
OH
= -15毫安
c
I
OL
= 15毫安
c
A. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围
与输入摆幅在于内伏
PP
（DC）的规范。
B 。输入上拉/下拉电阻影响的输入电流。
。该MPC9448能够驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，该设备驱动在1 50Ω串联端接传输线
VCC=2.5V.
D.我
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
4
时序解决方案
飞思卡尔半导体公司
表8. AC特性
(V
CC
= 2.5V
±5%,
T
A
= --40 ° C至+ 85°C ）
a
符号
f
REF
f
最大
V
PP
V
CMRb
t
P， REF
t
r
, t
f
t
PLH / HL
t
PLH / HL
t
PLZ ， HZ
t
PZL ， LZ
t
S
输入频率
最大输出频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
保持时间
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
d
输出占空比
输出上升/下降时间
PCLK或CCLK任何Q
使用CCLK
使用PCLK
f
Q
< 350 MHz和使用CCLK
f
Q
<200 MHz和使用PCLK
45
45
0.1
50
50
CCLK到CLK_STOP
PCLK到CLK_STOP
CCLK到CLK_STOP
PCLK到CLK_STOP
0.0
0.0
1.0
1.5
150
2.7
200
300
55
55
1.0
PCLK任何Q
CCLK任何Q
1.5
1.7
PCLK
PCLK
特征
民
0
0
400
1.2
1.4
1.0
c
4.2
4.4
11
11
典型值
最大
350
350
1000
V
CC
-0.8
单位
兆赫
兆赫
mV
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ns
ps
ps
%
%
ns
MPC9448
条件
LVPECL
LVPECL
0.8 2.0V
飞思卡尔半导体公司...
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
DC
REF
= 50%
0.6 1.8V
一。 AC特点，适用于50Ω到V并行输出端接
TT
.
B 。 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围
与输入摆幅在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响吨
PLH / HL
和T
SK （PP）的
.
。的1.0纳秒最大输入上升的违反和下降时间的限制会影响设备的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
。输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
时序解决方案
欲了解更多有关该产品，
转到： www.freescale.com
5
摩托罗拉
摩托罗拉
飞思卡尔
半导体技术资料
半导体公司
订单号： MPC9448 / D
REV 3 ， 04/2003
3.3V / 2.5V LVCMOS时钟1:12
扇出缓冲器
该MPC9448是3.3V或2.5V兼容， 1:12时钟扇出缓冲器
针对高性能时钟树的应用程序。与输出
频率高达350 MHz，并且输出偏斜小于150 ps的，该装置
满足最苛刻的时钟应用的需求。
MPC9448
飞思卡尔半导体公司...
12 LVCMOS兼容的时钟输出
可选的LVCMOS和差分LVPECL兼容的时钟输入
350 MHz的最大时钟频率
150 ps的最大时钟偏移
同步输出停在逻辑低状态消除了输出的欠幅脉冲
高 - 阻抗输出控制
3.3V或2.5V电源
驱动多达24个串联端接时钟线
环境温度范围--40 ° C至+ 85°C
32 - 引脚LQFP封装
低电压
3.3V / 2.5V LVCMOS 1:12
时钟扇出缓冲器
支持网络，电信时钟分配和
计算机应用
引脚和功能兼容MPC948
FA后缀
32 - 引脚LQFP封装
CASE 873A
功能说明
该MPC9448是专门设计来分发LVCMOS
兼容的时钟信号至350兆赫的频率。每路输出
提供输入信号的同一个接近零歪斜一个精确副本。该
输出缓冲器的50Ω驱动支持终止对输电线路
事发优势：每路输出可以驱动一个平行的任
终止或两个串联端接传输线。
两个可选择的，独立的时钟输入可用，提供支持LVCMOS与LVPECL差分时钟
分配系统。的MPC9448 CLK_STOP控制是同步于输入时钟的下降沿。它允许启动
和停止仅仅在逻辑低状态的输出时钟信号，从而消除了潜在的输出欠幅脉冲。运用OE控制
将强制输出为高 - 阻抗模式。
所有的输入有一个内部上拉 - 或下拉 - 下拉电阻防止未使用的和开放的输入浮动。该器件支持
在2.5V或3.3V电源和--40 ° C至+ 85 ° C的环境温度范围。该MPC9448是引脚和功能兼容
但性能 - 提高了对MPC948 。
摩托罗拉公司2003
欲了解更多有关该产品，
转到： www.freescale.com
1
MPC9448
飞思卡尔半导体公司
Q0
GND
GND
V
CC
V
CC
18
Q1
0
1
CLK
停止
Q2
24
Q3
V
CC
Q4
Q5
V
CC
Q6
SYNC
Q7
Q8
Q9
Q10
V
CC
Q11
Q3
V
CC
Q2
GND
Q1
V
CC
Q0
GND
25
26
27
28
29
30
31
32
1
CLK_SEL
2
CCLK
3
PCLK
4
PCLK
5
CLK_STOP
6
OE
7
V
CC
8
GND
23
22
21
20
19
17
16
15
14
GND
Q8
V
CC
Q9
GND
Q10
V
CC
Q11
V
CC
PCLK
PCLK
CCLK
Q4
Q5
Q6
CLK_SEL
MPC9448
CLK_STOP
飞思卡尔半导体公司...
Q7
13
12
11
10
9
OE
（所有的输入电阻器具有为25kΩ的值）
图1.逻辑图
图2. 32
-Lead封装引脚
（ TOP VIEW ）
表1.功能表
控制
CLK_SEL
OE
CLK_STOP
默认
1
1
1
0
选择PECL差分输入
输出禁用（高阻态）
1
输出同步停在逻辑低状态
选择CCLK输入
输出启用
输出活跃
1
1. OE = 0，将高阻抗三态输出全部依赖于CLK_STOP 。
表2.引脚配置
针
PCLK ， PCLK
CCLK
CLK_SEL
CLK_STOP
OE
Q0--11
GND
V
CC
I / O
输入
输入
输入
输入
输入
产量
供应
供应
TYPE
LVPECL
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
地
V
CC
时钟信号输入
另类时钟信号输入
时钟输入选择
时钟输出启用/禁用
输出使能/禁止（高 - 阻抗三态）
时钟输出
负电源（ GND ）
正电源的I / O和内核。所有V
CC
引脚必须连接到
正确操作电源的正极
功能
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
2
时序解决方案
飞思卡尔半导体公司
表3.绝对最大额定值*
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
STOR
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
存储温度范围
--65
参数
民
--0.3
--0.3
--0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
MPC9448
单位
V
V
V
mA
mA
°C
*绝对最大额定值连续超出其可能会损坏设备的价值。暴露于这些条件或
以外的指示的条件可能器件的可靠性产生不利影响。在绝对功能操作 - 最大 - 额定条件
不是暗示。
表4.一般特定网络阳离子
飞思卡尔半导体公司...
符号
V
TT
MM
HBM
LU
C
PD
C
IN
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闩锁 - 免疫力
功率耗散电容
输入电容
民
典型值
V
CC
2
最大
单位
V
V
V
mA
条件
200
2000
200
10
4.0
pF
pF
每路输出
输入
表5. DC特性
(V
CC
= 3.3V
±5%,
T
A
= --40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMRA
I
IN
V
OH
V
OL
Z
OUT
I
CCQd
特征
输入高电压
输入低电压
高峰 - 到 - 峰值输入电压
共模范围
输入电流
b
输出高电压
输出低电压
输出阻抗
最大静态电源电流
17
2.0
2.4
0.55
0.30
PCLK
PCLK
民
2.0
--0.3
250
1.1
V
CC
-- 0.6
300
典型值
最大
V
CC
+ 0.3
0.8
单位
V
V
mV
V
A
V
V
V
mA
所有V
CC
引脚
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= V
CC
或GND
I
OH
= --24mA
c
I
OL
= 24毫安
c
I
OL
= 12毫安
A. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围
与输入摆幅在于内伏
PP
（DC）的规范。
B 。输入上拉/下拉电阻影响的输入电流。
。该MPC9448能够驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线（为
VCC = 3.3V ）或者一个50Ω串联端接传输线（为VCC = 2.5V） 。
D.我
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
时序解决方案
欲了解更多有关该产品，
转到： www.freescale.com
3
摩托罗拉
MPC9448
飞思卡尔半导体公司
表6. AC特性
(V
CC
= 3.3V
±5%,
T
A
= --40 ° C至+ 85°C ）
a
符号
f
REF
f
最大
V
PP
V
CMR
b
t
P， REF
t
r
, t
f
t
PLH / HL
t
PLH / HL
t
PLZ ， HZ
t
PZL ， LZ
t
S
输入频率
最大输出频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
保持时间
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
d
输出占空比
输出上升/下降时间
PCLK或CCLK任何Q
使用CCLK
使用PCLK
f
Q
<170兆赫
45
0.1
50
CCLK到CLK_STOP
PCLK到CLK_STOP
CCLK到CLK_STOP
PCLK到CLK_STOP
0.0
0.0
1.0
1.5
150
2.0
300
400
55
1.0
PCLK任何Q
CCLK任何Q
1.6
1.3
PCLK
PCLK
特征
民
0
0
400
1.3
1.4
1.0
c
3.6
3.3
11
11
典型值
最大
350
350
1000
V
CC
-0.8
单位
兆赫
兆赫
mV
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ns
ps
ps
%
ns
DC
REF
= 50%
0.55 2.4V
0.8 2.0V
LVPECL
LVPECL
条件
飞思卡尔半导体公司...
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
一。 AC特点，适用于50Ω到V并行输出端接
TT
.
B 。 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围
与输入摆幅在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响吨
PLH / HL
和T
SK （PP）的
.
。的1.0纳秒最大输入上升的违反和下降时间的限制会影响设备的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
。输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表7.直流特性
(V
CC
= 2.5V
±5%,
T
A
= --40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMRA
I
IN
V
OH
V
OL
Z
OUT
I
CCQ
d
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入
当前
b
1.8
0.6
19
2.0
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
1.7
-0.3
250
1.0
V
CC
-0.7
300
典型值
最大
V
CC
+ 0.3
0.7
单位
V
V
mV
V
A
V
V
mA
所有V
CC
引脚
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= GND或V
IN
-vcc
I
OH
= -15毫安
c
I
OL
= 15毫安
c
A. V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围
与输入摆幅在于内伏
PP
（DC）的规范。
B 。输入上拉/下拉电阻影响的输入电流。
。该MPC9448能够驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，该设备驱动在1 50Ω串联端接传输线
VCC=2.5V.
D.我
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
4
时序解决方案
飞思卡尔半导体公司
表8. AC特性
(V
CC
= 2.5V
±5%,
T
A
= --40 ° C至+ 85°C ）
a
符号
f
REF
f
最大
V
PP
V
CMRb
t
P， REF
t
r
, t
f
t
PLH / HL
t
PLH / HL
t
PLZ ， HZ
t
PZL ， LZ
t
S
输入频率
最大输出频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
保持时间
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
d
输出占空比
输出上升/下降时间
PCLK或CCLK任何Q
使用CCLK
使用PCLK
f
Q
< 350 MHz和使用CCLK
f
Q
<200 MHz和使用PCLK
45
45
0.1
50
50
CCLK到CLK_STOP
PCLK到CLK_STOP
CCLK到CLK_STOP
PCLK到CLK_STOP
0.0
0.0
1.0
1.5
150
2.7
200
300
55
55
1.0
PCLK任何Q
CCLK任何Q
1.5
1.7
PCLK
PCLK
特征
民
0
0
400
1.2
1.4
1.0
c
4.2
4.4
11
11
典型值
最大
350
350
1000
V
CC
-0.8
单位
兆赫
兆赫
mV
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ns
ps
ps
%
%
ns
MPC9448
条件
LVPECL
LVPECL
0.8 2.0V
飞思卡尔半导体公司...
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
DC
REF
= 50%
0.6 1.8V
一。 AC特点，适用于50Ω到V并行输出端接
TT
.
B 。 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围
与输入摆幅在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响吨
PLH / HL
和T
SK （PP）的
.
。的1.0纳秒最大输入上升的违反和下降时间的限制会影响设备的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
。输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
时序解决方案
欲了解更多有关该产品，
转到： www.freescale.com
5
摩托罗拉
QQ：2881677436 复制
