3.3V和2.5V ， LVCMOS时钟扇出缓冲器
NRND - 不推荐用于新设计
该MPC9446是一款2.5 V和3.3 V兼容1:10时钟分配缓冲器设计
用于低电压中档到高性能电信，网络和计算
应用程序。两个3.3 V ， 2.5 V电源和双电源电压支持混合电压
应用程序。该MPC9446提供10低抖动输出和2个可选的输入时钟
冗余。的输出是可配置的，支持1：1和1：2的输出到输入
频率比。该MPC9446被指定为-40C的扩展级温度范围
至85℃ 。
特点
CON连接可配置10个输出LVCMOS时钟分配缓冲区
兼容于单，双和混合3.3 V / 2.5 V电源电压
宽范围的输出时钟频率高达250 MHz
专为中档高性能电信，网络
和计算机应用
需要支持时钟冗余应用
200 PS（ 150 ps的内一家银行）的最大输出偏移
每个输出银行可选择的输出配置
三稳态输出
32引脚LQFP封装，无铅
-40到85 ° C的环境工作温度范围
MPC9446
NRND
数据表
MPC9446
低电压单或
双电源2.5 V和3.3 V
LVCMOS时钟
分布BUFFER
AC后缀
32引脚LQFP封装
无铅封装
CASE 873A -04
功能说明
该MPC9446是一个完整的静态扇出缓冲器的设计支持时钟频率高达250
兆赫。生成和重新定时片上的信号，以确保之间的最小倾斜
三个输出银行。两个独立的LVCMOS兼容的时钟输入。这
功能支持冗余时钟源或额外的测试时钟的插入系统的设计。每三个输出银行可
2.5 V或3.3 V支持混合电压应用单独提供。该FSELx引脚的输入分工之间的选择为参考
EnCE的频率由一个或两个。分频器可以单独设置为三个输出银行。该MPC9446可以
RESE ， T和输出被拉高的MR / OE引脚（高电平状态）禁用。主张MR / OE将使输出。
所有的输入接受LVCMOS信号，同时输出提供LVCMOS兼容级别上驱动终止50的能力
传输线。请参考MPC9456规范与LVPECL兼容输入1:10混合电压缓冲器。对于系列
端接的传输线，每条的MPC9446输出能够驱动一个或两个迹线给出器件1:20的有效的扇出。
该装置被装在一个7×7毫米
2
32引脚LQFP封装。
MPC9446版本5 2012年12月21日
1
2012集成设备技术有限公司
MPC9446数据表
3.3V和2.5V LVCMOS时钟扇出缓冲器
表1.引脚配置
针
CCLK0,1
FSELA ， FSELB ， FSELC
MR / OE
GND
V
CCA
, V
CCB(1)
, V
CCC
V
CC
QA0 - QA2
QB0 - QB2
QC0 - QC3
产量
产量
产量
输入
输入
输入
I / O
TYPE
LVCMOS
LVCMOS
LVCMOS
供应
供应
供应
LVCMOS
LVCMOS
LVCMOS
LVCMOS时钟输入
输出组鸿沟选择输入
内部复位输出（高阻抗）控制
负电源电压（ GND ）
正电压电源输出银行
正电源电压为芯（ VCC）的
银行A输出
B组输出
C银行输出
功能
1. V
建行
在内部连接到V
CC
.
表2.支持单，双电源配置
电源电压CON组fi guration
3.3 V
混合电源电压
2.5 V
1.
2.
3.
4.
V
CC(1)
3.3 V
3.3 V
2.5 V
V
CCA(2)
3.3 V
3.3 V或2.5 V
2.5 V
V
CCB(3)
3.3 V
3.3 V
2.5 V
V
CCC(4)
3.3 V
3.3 V或2.5 V
2.5 V
GND
0V
0V
0V
V
CC
是该装置的核心和输入电路的正电源。 V
CC
电压定义输入阈值和水平。
V
CCA
是银行A输出电源的正极。 V
CCA
电压定义了A银行的产出水平。
V
建行
是的，银行B输出电源的正极。 V
建行
电压定义了B银行的输出电平。 V
建行
在内部连接到V
CC
.
V
CCC
是的C银行输出电源的正极。 V
CCC
电压定义了C银行的产出水平。
表3.函数表（对照组）
控制
CCLK_SEL
fsela
fselb
fselc
MR / OE
默认
0
0
0
0
0
CCLK0
f
QA0 ： 2
= f
REF
f
QB0 ： 2
= f
REF
f
QC0 ： 3
= f
REF
输出启用
0
CCLK1
f
QA0 ： 2
= f
REF
2
f
QB0 ： 2
= f
REF
2
f
QC0 ： 3
= f
REF
2
禁止内部复位输出（三态）
1
表4.绝对最大额定值
(1)
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
–65
特征
民
–0.3
–0.3
–0.3
最大
3.6
V
CC
+0.3
V
CC
+0.3
20
50
125
单位
V
V
V
mA
mA
C
条件
1.绝对最大额定值连续超出其可能会损坏设备的最大值。暴露于这些
条件或条件以外的指示可能器件的可靠性产生不利影响。下的功能操作绝对最大额定值
条件是不是暗示。
MPC9446版本5 2012年12月21日
3
2012集成设备技术有限公司
MPC9446数据表
3.3V和2.5V LVCMOS时钟扇出缓冲器
表5.一般规格
符号
V
TT
MM
HBM
LU
C
PD
C
IN
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
功率耗散电容
输入电容
200
2000
200
10
4.0
民
典型值
V
CC
2
最大
单位
V
V
V
mA
pF
pF
每路输出
条件
表6.直流特性
(V
CC
= V
CCA
= V
建行
= V
CCC
= 3.3 V± 5 ％ ，T
A
= -40 ° C至+ 85°C ）
符号
V
IH
V
IL
I
IN
V
OH
V
OL
Z
OUT
I
CCQ(3)
特征
输入高电压
输入低电压
输入电流
(1)
输出高电压
输出低电压
输出阻抗
最大静态电源电流
14 – 17
2.0
2.4
0.55
0.30
民
2.0
–0.3
典型值
最大
V
CC
+ 0.3
0.8
200
单位
V
V
A
V
V
V
mA
所有V
CC
引脚
条件
LVCMOS
LVCMOS
V
IN
= GND或V
IN
= VCC
I
OH
= -24毫安
(2)
I
OL
= 24毫安
(2)
I
OL
= 12毫安
1.输入上拉/下拉电阻影响的输入电流。
2. MPC9446能够驱动50
在入射边的传输线。每路输出驱动一个50
并行端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50
串联端接的传输线。
3. I
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
表7. AC特性
(V
CC
= V
CCA
= V
建行
= V
CCC
= 3.3 V± 5 ％ ，T
A
= -40 ° C至+ 85°C ）
(1)
符号
f
REF
f
最大
t
P， REF
t
r
, t
f
t
PLH
t
PHL
t
PLZ ， HZ
t
PZL ， LZ
t
SK （ O）
输入频率
最大输出频率
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
输出至输出扭曲
在一家银行
任何输出的银行，同样的输出分频器
任何输出，所有输出分频器
设备到设备斜
输出脉冲偏斜
(4)
输出占空比
输出上升/下降时间
1
产量
2
产量
47
45
0.1
50
50
CCLK0,1任何Q
CCLK0,1任何Q
2.2
2.2
2.8
2.8
1
产量
2
产量
特征
民
0
0
0
1.4
1.0
(3)
4.45
4.2
10
10
150
200
350
2.25
200
53
55
1.0
典型值
最大
250
(2)
250
(2)
125
单位
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ps
ps
ps
ns
ps
%
%
ns
DC
REF
= 50%
DC
REF
= 25%–75%
0.55 2.4 V
0.8至2.0V
FSELx = 0
FSELx = 1
条件
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
1.交流特点，适用于50个并行输出端接
到V
TT
.
2. MPC9446是功能性高达350兆赫的输入和输出时钟频率，并且其特征在于高达250兆赫。
3.冲突的1.0纳秒最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
4.输出脉冲偏斜吨
SK （p）的
是传播延迟时间的差的绝对值： |吨
PLH
– t
PHL
| 。输出占空比为频率
相关： DC
Q
= (0.5 ± t
SK （p）的
f
OUT
） 。例如在f
OUT
= 125兆赫的输出占空比限制为50％ ±2.5％ 。
MPC9446版本5 2012年12月21日
4
2012集成设备技术有限公司
MPC9446数据表
3.3V和2.5V LVCMOS时钟扇出缓冲器
表8. DC特性
(V
CC
= V
CCA
= V
建行
= V
CCC
= 2.5 V± 5 ％ ，T
A
= -40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
OH
V
OL
Z
OUT
I
IN
I
CCQ(3)
特征
输入高电压
输入低电压
输出高电压
输出低电压
输出阻抗
输入电流
(2)
最大静态电源电流
17 – 20
(2)
200
2.0
民
1.7
–0.3
1.8
0.6
典型值
最大
V
CC
+ 0.3
0.7
单位
V
V
V
V
A
mA
V
IN
= GND或V
IN
= V
CC
所有V
CC
引脚
条件
LVCMOS
LVCMOS
I
OH
= -15毫安
(1)
I
OL
= 15毫安
1. MPC9446能够驱动50
在入射边的传输线。每路输出驱动一个50
并行端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50
每个系列端接传输线
输出。
2.输入上拉/下拉电阻影响的输入电流。
3. I
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
表9. AC特性
(V
CC
= V
CCA
= V
建行
= V
CCC
= 2.5 V± 5 ％ ，T
A
= -40 ° C至+ 85°C ）
(1)
符号
f
REF
f
最大
t
P， REF
t
r
, t
f
t
PLH
t
PHL
t
PLZ ， HZ
t
PZL ， LZ
t
SK （ O）
输入频率
最大输出频率
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
输出至输出扭曲
在一家银行
任何输出的银行，同样的输出分频器
任何输出，所有输出分频器
设备到设备斜
输出脉冲偏斜
(4)
输出占空比
输出上升/下降时间
1
or
2
产量
45
0.1
50
CCLK0,1任何Q
CCLK0,1任何Q
2.6
2.6
1
产量
2
产量
特征
民
0
0
0
1.4
1.0
(3)
5.6
5.5
10
10
150
200
350
3.0
200
55
1.0
典型值
最大
250
(2)
单位
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ps
ps
ps
ns
ps
%
ns
条件
FSELx = 0
FSELx = 1
0.7 1.7 V
250
(2)
125
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
DC
REF
= 50%
0.6到1.8伏
1.交流特点，适用于50个并行输出端接
到V
TT
.
2. MPC9446是功能性高达350兆赫的输入和输出时钟频率，并且其特征在于高达250兆赫。
3.冲突的1.0纳秒最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入
脉冲宽度，输出占空比和最大频率的规格。
4.输出脉冲偏斜吨
SK （p）的
是传播延迟时间的差的绝对值： |吨
PLH
– t
PHL
| 。输出占空比为频率
相关： DC
Q
= (0.5 ± t
SK （p）的
f
OUT
） 。例如在f
OUT
= 125兆赫的输出占空比限制为50％ ±2.5％ 。
表10. AC特性
(V
CC
= 3.3 V + 5%, V
CCA
, V
建行
, V
CCC
= 2.5 V + 5％或3.3 V + 5 ％ ，T
A
= -40 ° C至+ 85°C ）
(1) (2)
符号
t
SK （ O）
特征
输出至输出扭曲
在一家银行
任何输出的银行，同样的输出分频器
任何输出，所有输出分频器
设备到设备斜
传播延迟
输出脉冲偏斜
(3)
输出占空比
1
or
2
产量
45
50
CCLK0,1任何Q
见3.3 V表
250
55
ps
%
DC
REF
= 50%
民
典型值
最大
150
250
350
2.5
单位
ps
ps
ps
ns
条件
t
SK （PP）的
t
PLH ， HL
t
SK （p）的
DC
Q
1.交流特点，适用于50个并行输出端接
到V
TT
.
2.对于所有其它AC规范，根据该输出组的电源电压是指2.5伏或3.3伏的表。
3.输出脉冲偏斜吨
SK （p）的
是传播延迟时间的差的绝对值： |吨
PLH
– t
PHL
| 。输出占空比为频率
相关： DC
Q
= (0.5 ± t
SK （p）的
f
OUT
).
MPC9446版本5 2012年12月21日
5
2012集成设备技术有限公司
QQ：2880707522 复制
