飞思卡尔半导体公司
技术参数
MPC9239
第3版， 08/2005
900 MHz的低电压LVPECL
时钟合成器
该MPC9239是针对3.3 V兼容，基于PLL时钟合成器
高性能时钟产生中档高性能电信，
网络和计算应用程序。从输出频率
3.125 MHz至900 MHz和差分LVPECL输出信号的支持
器件满足最苛刻的时钟应用的需求。
特点
3.125兆赫至900兆赫的合成时钟输出信号
差分LVPECL输出
LVCMOS兼容控制输入
片上晶体振荡器的参考频率产生
另类LVCMOS兼容的参考输入
3.3 V电源
完全集成的PLL
最小频率过冲
串行3线编程接口
并行编程接口电
28 PLCC和32 LQFP封装
28引脚和32引脚无铅封装
SiGe技术
环境温度范围0 ° C至+ 70°C
引脚和功能兼容的MC12439
MPC9239
900 MHz的低电压
时钟合成器
FN后缀
28引脚PLCC封装
CASE 776-02
EI后缀
28引脚PLCC封装
无铅封装
CASE 776-02
FA后缀
32引脚LQFP封装
CASE 873A -04
AC后缀
32引脚LQFP封装
无铅封装
CASE 873A -04
功能说明
内部晶体振荡器使用外部石英晶体为基础
其频率基准。内部晶体振荡器或外部的频率
基准时钟信号被乘以由PLL 。在PLL中的VCO工作在800到1800兆赫。它的输出是
通过由任一所述的串行或并行接口构成的分压器缩放。晶体振荡器频率f
XTAL
时，PLL
反馈分频器M和PLL后分频器确定的输出频率。
PLL的反馈路径内部。在PLL调整VCO输出频率为M倍基准频率
通过调整VCO控制电压。需要注意的是对于M的某些值（过高或过低） ，PLL将无法实现相
锁定。锁相环将是稳定的，如果VCO的频率在指定的VCO频率范围内（ 800至1800兆赫）范围内。的M值
必须通过串行或并行接口进行编程。
该PLL后分频器N的或者通过串行或并行接口配置，并能提供四师一
比（ 1 ，2，4 ，或8）。这个除法器延伸的部分的性能，同时提供一个占空比为50％ 。输出驱动器驱动
从差分输出分频器，并能够驱动一对传输线端接50
到V
CC
- 2.0伏。
正电源电压为内部PLL从电源分离的核心逻辑和输出驱动器，以尽量减少
噪声引起的抖动。
构造逻辑有两部分：串联和并联。并行接口使用的值在M [ 6：0]和N [1 ：0]的
输入配置内部计数器。建议在系统复位举行P_LOAD输入低电平直到电源变
有效的。在P_LOAD的低到高的跳变，并行输入被捕获。并行接口在具有优先
串行接口。被设置在M个内部上拉电阻[6：0 ]和N [ 1：0]输入，防止LVCMOS兼容控制
输入浮动。在一个12位的移位寄存器的串行接口中心。每个上升沿一旦移位寄存器移
S_CLOCK输入。串行输入S-DATA必须满足设置和在此交流特性规定保持时间
文档。配置锁存器将捕获的S_LOAD输入的高电平到低电平的边缘移位寄存器的值。
参考编程部分获取更多信息。在测试输出反映的各种内部节点的值，并且进行控制
通过T [2：0 ]的串行数据流中的比特。为了最小化锁相环的抖动时，建议避免在有源信号
测试输出。该PWR_DOWN针，断言时，将同步分在F
OUT
由16掉电序列
由PLL参考时钟提供时钟，从而使频率降低到发生相对缓慢。在去断言
在PWR_DOWN针，在F
OUT
输入将逐步回升至其编程的频率在四个离散增量。
飞思卡尔半导体公司2005年版权所有。
表1.引脚配置
针
XTAL_IN ， XTAL_OUT
f
REF_EXT
f
OUT
, f
OUT
TEST
XTAL_SEL
PWR_DOWN
输入
产量
产量
输入
输入
1
0
0
I / O
默认
TYPE
类似物
LVCMOS
LVPECL
LVCMOS
LVCMOS
LVCMOS
晶体振荡器接口。
另类PLL参考输入。
差分时钟输出。
测试和诊断设备的输出。
PLL的参考选择输入。
配置输入掉电模式。动力断言（的无效）下
将减小（增加）的输出频率由16的4分离的步骤的比率。
PWR_DOWN断言（取消断言）是同步于输入参考时钟。
串行配置控制输入。这个输入控制的负载
配置锁存器的移位寄存器的内容。锁存器将
透明时，这个信号是高电平，因此数据必须是稳定的，对高到低
过渡。
并行配置控制输入。此输入控制的负载
配置锁存器的并行输入端（ M和N ）的含量。锁存器
将是透明的，当此信号为低，从而将并行数据必须是稳定的上
P_LOAD低到高的转变。 P_LOAD是国家敏感。
串行配置的数据输入。
配置串行时钟输入。
对于PLL反馈分频器并行配置（M ） 。
M的采样P_LOAD低到高的转变。
专上PLL分频并行配置（ N） 。
N的采样P_LOAD低到高的转变。
输出使能（高电平有效） 。
输出使能同步于所述输出时钟，以消除的可能性
在F欠幅脉冲
OUT
输出。 OE = L低停止F
OUT
在逻辑低静
(f
OUT
= L，F
OUT
= H).
负电源（ GND ） 。
正电源的I / O和内核。所有V
CC
引脚都必须连接到
正电源是否工作正常。
PLL电源正极（模拟电源） 。
不要连接。
功能
S_LOAD
输入
0
LVCMOS
P_LOAD
输入
1
LVCMOS
S-DATA
S_CLOCK
M[0:6]
N[1:0]
OE
输入
输入
输入
输入
输入
0
0
1
1
1
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
GND
V
CC
V
CC_PLL
NC
供应
供应
供应
地
V
CC
V
CC
表2.输出频率范围和PLL后分频器
PWR_DOWN
0
0
0
0
1
1
1
1
N
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
VCO的输出频率
区划
2
4
8
1
32
64
128
16
f
OUT
频带
200 - 450兆赫
100 - 225兆赫
50 - 112.5兆赫
400 - 900兆赫
12.5 - 28.125兆赫
6.25 - 14.0625 MHz的
3.125 - 7.03125兆赫
25 - 56.25 MHz的
MPC9239
高级时钟驱动器设备
飞思卡尔半导体公司
3
表3.功能表
输入
XTAL_SEL
OE
PWR_DOWN
0
f
REF_EXT
输出禁用。 F
OUT
被停止在逻辑低状态
(f
OUT
= L，F
OUT
= H)
输出分频器
÷
1
1
XTAL接口
输出启用
输出分频器
÷
16
表4.一般特定网络阳离子
符号
V
TT
MM
HBM
LU
C
IN
θ
JA
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
输入电容
LQFP 32热阻结到环境
JESD 51-3 ，单层测试板
200
2000
200
4.0
83.1
73.3
68.9
63.8
57.4
59.0
54.4
52.5
50.4
47.8
23.0
86.0
75.4
70.9
65.3
59.6
60.6
55.7
53.8
51.5
48.8
26.3
民
典型值
V
CC
– 2
最大
单位
V
V
V
mA
pF
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
输入
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
MIL- SPEC 883E
方法1012.1
条件
JESD 51-6 ， 2S2P多层电路板测试
θ
JC
LQFP 32热阻结到外壳
表5.绝对最大额定值
(1)
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
–65
特征
民
–0.3
–0.3
–0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
1.绝对最大额定值连续超出其可能会损坏设备的最大值。暴露于这些
条件或条件以外的指示可能器件的可靠性产生不利影响。在绝对最大额定值的功能操作
条件是不是暗示。
MPC9239
4
高级时钟驱动器设备
飞思卡尔半导体公司
表6.直流特性
(V
CC
= 3.3 V± 5 ％ ，T
A
= 0 ° C至+ 70 ° C）
符号
特征
民
典型值
最大
单位
条件
LVCMOS控制输入（F
REF_EXT
， PWR_DOWN ， XTAL_SEL ， P_LOAD ， S_LOAD ， S-DATA ， S_CLOCK中，M [0： 8 ]，N [ 0：1] 。 OE ）
V
IH
V
IL
I
IN
V
OH
V
OL
V
OH
V
OL
I
CC_PLL
I
CC
输入高电压
输入低电压
输入电流
(1)
输出高电压
(3)
输出低电压
(3)
输出高电压
(3)
输出低电压
(3)
2.0
V
CC
+ 0.3
0.8
±200
V
V
A
LVCMOS
LVCMOS
V
IN
= V
CC
或GND
LVPECL
LVPECL
差分时钟输出F
OUT(2)
V
CC
–1.02
V
CC
–1.95
2.0
0.55
V
CC
–0.74
V
CC
–1.60
V
V
测试和诊断输出测试
V
V
I
OH
= -0.8毫安
I
OL
- 0.8毫安
V
CC_PLL
引脚
所有V
CC
引脚
电源电流
最大PLL电源电流
最大电源电流
62
20
100
mA
mA
1.输入具有影响的输入电流下拉电阻。
2.输出端接50
到V
TT
= V
CC
– 2 V.
3. MPC9239测试输出电平是兼容的MC12429输出电平。该MPC9239能够驱动25
负载。
表7. AC特性
(V
CC
= 3.3 V± 5 ％ ，T
A
= 0 ° C至+ 70 ° C）
(1)
符号
f
XTAL
f
VCO
f
最大
特征
水晶接口频率范围
VCO频率范围
(2)
输出频率
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
民
10
800
400
300
100
50
0
50
45
0.05
S-DATA为S_CLOCK
S_CLOCK到S_LOAD
M，N为P_LOAD
S-DATA为S_CLOCK
M，N为P_LOAD
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
20
20
20
20
20
60
90
120
160
40
65
90
120
10
50
55
0.3
典型值
最大
20
1800
900
450
225
112.5
10
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ns
%
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
ps
ps
ps
ps
ms
20 ％至80％
PWR_DOWN = 0
条件
f
S_CLOCK
t
P， MIN
DC
t
r
, t
f
t
S
串行接口编程时钟频率
(3)
最小脉冲宽度
输出占空比
输出上升/下降时间
建立时间
（ S_LOAD ， P_LOAD ）
t
S
t
JIT （ CC ）
保持时间
周期到周期抖动
t
JIT （ PER ）
周期抖动
t
LOCK
最大PLL锁定时间
1.交流特点，适用于50个并行输出端接
到V
TT
.
2.输入频率f
XTAL
和PLL反馈分频器m必须满足VCO频率范围：F
VCO
= f
XTAL
2
M.
3. S_CLOCK的频率被限制在10MHz的串行编程模式。 S_CLOCK可以在更高的频率使用时，进行切换
在测试模式6测试时钟请参考更多详细信息，应用程序部分。
MPC9239
高级时钟驱动器设备
飞思卡尔半导体公司
5
飞思卡尔半导体公司
技术参数
MPC9239
第3版， 08/2005
900 MHz的低电压LVPECL
时钟合成器
该MPC9239是针对3.3 V兼容，基于PLL时钟合成器
高性能时钟产生中档高性能电信，
网络和计算应用程序。从输出频率
3.125 MHz至900 MHz和差分LVPECL输出信号的支持
器件满足最苛刻的时钟应用的需求。
特点
3.125兆赫至900兆赫的合成时钟输出信号
差分LVPECL输出
LVCMOS兼容控制输入
片上晶体振荡器的参考频率产生
另类LVCMOS兼容的参考输入
3.3 V电源
完全集成的PLL
最小频率过冲
串行3线编程接口
并行编程接口电
28 PLCC和32 LQFP封装
28引脚和32引脚无铅封装
SiGe技术
环境温度范围0 ° C至+ 70°C
引脚和功能兼容的MC12439
MPC9239
900 MHz的低电压
时钟合成器
FN后缀
28引脚PLCC封装
CASE 776-02
EI后缀
28引脚PLCC封装
无铅封装
CASE 776-02
FA后缀
32引脚LQFP封装
CASE 873A -04
AC后缀
32引脚LQFP封装
无铅封装
CASE 873A -04
功能说明
内部晶体振荡器使用外部石英晶体为基础
其频率基准。内部晶体振荡器或外部的频率
基准时钟信号被乘以由PLL 。在PLL中的VCO工作在800到1800兆赫。它的输出是
通过由任一所述的串行或并行接口构成的分压器缩放。晶体振荡器频率f
XTAL
时，PLL
反馈分频器M和PLL后分频器确定的输出频率。
PLL的反馈路径内部。在PLL调整VCO输出频率为M倍基准频率
通过调整VCO控制电压。需要注意的是对于M的某些值（过高或过低） ，PLL将无法实现相
锁定。锁相环将是稳定的，如果VCO的频率在指定的VCO频率范围内（ 800至1800兆赫）范围内。的M值
必须通过串行或并行接口进行编程。
该PLL后分频器N的或者通过串行或并行接口配置，并能提供四师一
比（ 1 ，2，4 ，或8）。这个除法器延伸的部分的性能，同时提供一个占空比为50％ 。输出驱动器驱动
从差分输出分频器，并能够驱动一对传输线端接50
到V
CC
- 2.0伏。
正电源电压为内部PLL从电源分离的核心逻辑和输出驱动器，以尽量减少
噪声引起的抖动。
构造逻辑有两部分：串联和并联。并行接口使用的值在M [ 6：0]和N [1 ：0]的
输入配置内部计数器。建议在系统复位举行P_LOAD输入低电平直到电源变
有效的。在P_LOAD的低到高的跳变，并行输入被捕获。并行接口在具有优先
串行接口。被设置在M个内部上拉电阻[6：0 ]和N [ 1：0]输入，防止LVCMOS兼容控制
输入浮动。在一个12位的移位寄存器的串行接口中心。每个上升沿一旦移位寄存器移
S_CLOCK输入。串行输入S-DATA必须满足设置和在此交流特性规定保持时间
文档。配置锁存器将捕获的S_LOAD输入的高电平到低电平的边缘移位寄存器的值。
参考编程部分获取更多信息。在测试输出反映的各种内部节点的值，并且进行控制
通过T [2：0 ]的串行数据流中的比特。为了最小化锁相环的抖动时，建议避免在有源信号
测试输出。该PWR_DOWN针，断言时，将同步分在F
OUT
由16掉电序列
由PLL参考时钟提供时钟，从而使频率降低到发生相对缓慢。在去断言
在PWR_DOWN针，在F
OUT
输入将逐步回升至其编程的频率在四个离散增量。
飞思卡尔半导体公司2005年版权所有。
表1.引脚配置
针
XTAL_IN ， XTAL_OUT
f
REF_EXT
f
OUT
, f
OUT
TEST
XTAL_SEL
PWR_DOWN
输入
产量
产量
输入
输入
1
0
0
I / O
默认
TYPE
类似物
LVCMOS
LVPECL
LVCMOS
LVCMOS
LVCMOS
晶体振荡器接口。
另类PLL参考输入。
差分时钟输出。
测试和诊断设备的输出。
PLL的参考选择输入。
配置输入掉电模式。动力断言（的无效）下
将减小（增加）的输出频率由16的4分离的步骤的比率。
PWR_DOWN断言（取消断言）是同步于输入参考时钟。
串行配置控制输入。这个输入控制的负载
配置锁存器的移位寄存器的内容。锁存器将
透明时，这个信号是高电平，因此数据必须是稳定的，对高到低
过渡。
并行配置控制输入。此输入控制的负载
配置锁存器的并行输入端（ M和N ）的含量。锁存器
将是透明的，当此信号为低，从而将并行数据必须是稳定的上
P_LOAD低到高的转变。 P_LOAD是国家敏感。
串行配置的数据输入。
配置串行时钟输入。
对于PLL反馈分频器并行配置（M ） 。
M的采样P_LOAD低到高的转变。
专上PLL分频并行配置（ N） 。
N的采样P_LOAD低到高的转变。
输出使能（高电平有效） 。
输出使能同步于所述输出时钟，以消除的可能性
在F欠幅脉冲
OUT
输出。 OE = L低停止F
OUT
在逻辑低静
(f
OUT
= L，F
OUT
= H).
负电源（ GND ） 。
正电源的I / O和内核。所有V
CC
引脚都必须连接到
正电源是否工作正常。
PLL电源正极（模拟电源） 。
不要连接。
功能
S_LOAD
输入
0
LVCMOS
P_LOAD
输入
1
LVCMOS
S-DATA
S_CLOCK
M[0:6]
N[1:0]
OE
输入
输入
输入
输入
输入
0
0
1
1
1
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
GND
V
CC
V
CC_PLL
NC
供应
供应
供应
地
V
CC
V
CC
表2.输出频率范围和PLL后分频器
PWR_DOWN
0
0
0
0
1
1
1
1
N
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
VCO的输出频率
区划
2
4
8
1
32
64
128
16
f
OUT
频带
200 - 450兆赫
100 - 225兆赫
50 - 112.5兆赫
400 - 900兆赫
12.5 - 28.125兆赫
6.25 - 14.0625 MHz的
3.125 - 7.03125兆赫
25 - 56.25 MHz的
MPC9239
高级时钟驱动器设备
飞思卡尔半导体公司
3
表3.功能表
输入
XTAL_SEL
OE
PWR_DOWN
0
f
REF_EXT
输出禁用。 F
OUT
被停止在逻辑低状态
(f
OUT
= L，F
OUT
= H)
输出分频器
÷
1
1
XTAL接口
输出启用
输出分频器
÷
16
表4.一般特定网络阳离子
符号
V
TT
MM
HBM
LU
C
IN
θ
JA
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
输入电容
LQFP 32热阻结到环境
JESD 51-3 ，单层测试板
200
2000
200
4.0
83.1
73.3
68.9
63.8
57.4
59.0
54.4
52.5
50.4
47.8
23.0
86.0
75.4
70.9
65.3
59.6
60.6
55.7
53.8
51.5
48.8
26.3
民
典型值
V
CC
– 2
最大
单位
V
V
V
mA
pF
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
° C / W
输入
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
自然对流
100英尺/分
200英尺/分钟
400英尺/分钟
800英尺/分钟
MIL- SPEC 883E
方法1012.1
条件
JESD 51-6 ， 2S2P多层电路板测试
θ
JC
LQFP 32热阻结到外壳
表5.绝对最大额定值
(1)
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
–65
特征
民
–0.3
–0.3
–0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
1.绝对最大额定值连续超出其可能会损坏设备的最大值。暴露于这些
条件或条件以外的指示可能器件的可靠性产生不利影响。在绝对最大额定值的功能操作
条件是不是暗示。
MPC9239
4
高级时钟驱动器设备
飞思卡尔半导体公司
表6.直流特性
(V
CC
= 3.3 V± 5 ％ ，T
A
= 0 ° C至+ 70 ° C）
符号
特征
民
典型值
最大
单位
条件
LVCMOS控制输入（F
REF_EXT
， PWR_DOWN ， XTAL_SEL ， P_LOAD ， S_LOAD ， S-DATA ， S_CLOCK中，M [0： 8 ]，N [ 0：1] 。 OE ）
V
IH
V
IL
I
IN
V
OH
V
OL
V
OH
V
OL
I
CC_PLL
I
CC
输入高电压
输入低电压
输入电流
(1)
输出高电压
(3)
输出低电压
(3)
输出高电压
(3)
输出低电压
(3)
2.0
V
CC
+ 0.3
0.8
±200
V
V
A
LVCMOS
LVCMOS
V
IN
= V
CC
或GND
LVPECL
LVPECL
差分时钟输出F
OUT(2)
V
CC
–1.02
V
CC
–1.95
2.0
0.55
V
CC
–0.74
V
CC
–1.60
V
V
测试和诊断输出测试
V
V
I
OH
= -0.8毫安
I
OL
- 0.8毫安
V
CC_PLL
引脚
所有V
CC
引脚
电源电流
最大PLL电源电流
最大电源电流
62
20
100
mA
mA
1.输入具有影响的输入电流下拉电阻。
2.输出端接50
到V
TT
= V
CC
– 2 V.
3. MPC9239测试输出电平是兼容的MC12429输出电平。该MPC9239能够驱动25
负载。
表7. AC特性
(V
CC
= 3.3 V± 5 ％ ，T
A
= 0 ° C至+ 70 ° C）
(1)
符号
f
XTAL
f
VCO
f
最大
特征
水晶接口频率范围
VCO频率范围
(2)
输出频率
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
民
10
800
400
300
100
50
0
50
45
0.05
S-DATA为S_CLOCK
S_CLOCK到S_LOAD
M，N为P_LOAD
S-DATA为S_CLOCK
M，N为P_LOAD
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
N = 11 (÷ 1)
N = 00 (÷ 2)
N = 01 (÷ 4)
N = 10 (÷ 8)
20
20
20
20
20
60
90
120
160
40
65
90
120
10
50
55
0.3
典型值
最大
20
1800
900
450
225
112.5
10
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ns
%
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
ps
ps
ps
ps
ms
20 ％至80％
PWR_DOWN = 0
条件
f
S_CLOCK
t
P， MIN
DC
t
r
, t
f
t
S
串行接口编程时钟频率
(3)
最小脉冲宽度
输出占空比
输出上升/下降时间
建立时间
（ S_LOAD ， P_LOAD ）
t
S
t
JIT （ CC ）
保持时间
周期到周期抖动
t
JIT （ PER ）
周期抖动
t
LOCK
最大PLL锁定时间
1.交流特点，适用于50个并行输出端接
到V
TT
.
2.输入频率f
XTAL
和PLL反馈分频器m必须满足VCO频率范围：F
VCO
= f
XTAL
2
M.
3. S_CLOCK的频率被限制在10MHz的串行编程模式。 S_CLOCK可以在更高的频率使用时，进行切换
在测试模式6测试时钟请参考更多详细信息，应用程序部分。
MPC9239
高级时钟驱动器设备
飞思卡尔半导体公司
5
QQ：2881677436 复制
