添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1545页 > MPC8555EEC
飞思卡尔半导体公司
技术参数
MPC8555EEC
第4版, 2006年12月
MPC8555E的PowerQUICC III
集成通信处理器
硬件规格
在MPC8555E集成了的PowerPC 处理器内核
基于Power Architecture 技术的系统逻辑
所需的网络,电信和无线
基础设施应用。在MPC8555E是其成员
中的PowerQUICC III系列器件相结合
与业界标准接口的系统级支持
实现的嵌入式处理器类别
Power Architecture技术。对于功能
该处理器的特征,请参考
MPC8555E
的PowerQUICC III集成通信处理器
参考手册。
要查找任何已发布勘误或更新本文件
参考http://www.freescale.com或联系您的飞思卡尔
销售网络的CE 。
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
19.
目录
概述。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2
电气特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
功率特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 12
时钟时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
复位初始化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
DDR SDRAM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 17
DUART 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 21
以太网:三高速, MII管理。 。 。 。 。 。 。 。 。 。 22
局部总线。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 33
CPM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 43
JTAG 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 49
I2C 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 51
PCI 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 53
封装和引脚房源。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 55
时钟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 65
热。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 68
系统设计信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 77
文档修订历史记录。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 84
设备命名。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 84
飞思卡尔半导体公司, 2004年, 2004年, 2006年。保留所有权利。
概观
1
概观
以下部分提供的MPC8555E功能的高级概述。
图1
显示
在MPC8555E内主要的功能单元。
DDR
SDRAM
DDR SDRAM控制器
I
2
C控制器
DUART
GPIO
32b
的IRQ
本地总线控制器
可编程
中断控制器
CPM
时隙分配器
串行
DMA
安全
发动机
256 K字节
二级缓存/
SRAM
e500内核
32 KB的L1
我缓存
32 KB的L1
缓存
e500
相干性
模块
核心情结
公共汽车
64 / 32B PCI控制器
海洋
0 / 32B PCI控制器
DMA控制器
MPHY
乌托邦
信息产业部/ RMIIs
TDMS
I / O的
FCC
FCC
SCC
SCC / USB
SCC
SMC
SMC
SPI
I
2
C
只读存储器
我记忆
DPRAM
RISC
发动机
并行I / O
波特率
发电机
计时器
CPM
打断
调节器
串行接口
10/100/1000 MAC
10/100/1000 MAC
MII , GMII , TBI ,
RTBI , RGMIIs
图1. MPC8555E框图
1.1
主要特点
下面列出了MPC8555E功能集的概述。
嵌入式E500簿E-兼容内核
- 高性能, 32位书E-增强型核心,它实现了PowerPC架构
- 双发射超标量, 7级流水线设计
- 32 KB的L1指令缓存和32 KB的L1数据高速缓存奇偶校验保护
- 可锁定的L1高速缓存,整个高速缓存或每个线的基础
- 独立的锁定指令和数据
- 单精度浮点运算
- 对于嵌入式应用专门设计的内存管理单元
- 增强的硬件和软件的调试支持
动态电源管理
- 性能监控工具
MPC8555E的PowerQUICC III集成通信处理器的硬件规格,第4版
2
飞思卡尔半导体公司
概观
安全引擎进行了优化,以处理所有使用IPSec , SSL / TLS , SRTP相关的算法,
802.11i标准,iSCSI和IKE处理。所述安全引擎包含4个加密通道,一个控制器,
以及一组加密的执行单元(EU ) 。所述执行单元包括:
- 公共密钥执行单元( PKEU )支持以下内容:
- RSA和Diffie -Hellman的
- 可编程的网络场规模达2048位
- 椭圆曲线密码
- F2M和F (p)的模式
- 可编程的网络场规模达511位
- 数据加密标准执行单元(德国)
- DES , 3DES
- 两个密钥( K1,K2) ,三键( K1,K2, K3)
- ECB和CBC模式DES和3DES
- 高级加密标准单位( AESU )
- 实现了Rinjdael对称密钥密码
- 128 , 192 ,和256 bits.Two密钥密钥长度
- ECB , CBC , CCM和计数器模式
- ARC四个执行单元( AFEU )
- 实现一个流密码与RC4算法兼容
- 40 128位的可编程按键
- 消息摘要执行单元( MDEU )
- SHA 160位或256位的消息摘要
- MD5的128位消息摘要
- 与HMAC算法要么
- 随机数发生器(RNG)
- 4加密通道,每个通道支持多命令描述符链
- 静态和/或加密,执行单元通过集成控制器动态分配
- 缓冲区256字节为每个执行单元的大小,对大数据量的流量控制
高性能RISC CPM运行速度高达333 MHz的
- 与以前的PowerQUICC系列CPM软件兼容性
- 每个时钟周期一条指令
- 执行内部ROM或RAM中的指令代码
- 32位RISC架构
- 调整了对通信环境:指令集支持CRC计算和位
操纵。
- 内部定时器
- 通过一个32 KB的双口RAM接口与嵌入式e500内核处理器和
虚拟DMA通道,每个外设控制器
- 处理串行协议和虚拟DMA
MPC8555E的PowerQUICC III集成通信处理器的硬件规格,第4版
飞思卡尔半导体公司
3
概观
- 两个全双工快速通信控制器( FCC的)支持以下协议:
- ATM通过两个UTOPIA二级接口协议
- IEEE802.3 /快速以太网( 10/100 )
- HDLC
- 完全透明的操作
- 三全双工串行通信控制器( SCC的)支持以下协议:
- 高层/同步数据链路控制( HDLC / SDLC )
- 的LocalTalk (基于HDLC的局域网协议)
- 通用异步收发器( UART )
- 同步UART ( 1X时钟模式)
- 二进制同步通信( BISYNC )
- 完全透明的操作
- QMC支持,提供64个通道SCC只使用一个物理TDM接口
- 通用串行总线(USB )控制器,它是全/低速兼容(复用在一个SCC)的
- USB主机模式
- 支持USB从属模式
- 串行外设接口( SPI ),用于主机或从机支持
— I
2
C总线控制器
- 两个串行管理控制器(校董会)支持:
- UART
- 透明
- 通用电路接口( GCI )
- 时隙分配器支持从任何鳞癌和FCC的复用数据,到8
时分多路复用(TDM )接口。时隙分配器支持以下
TDM格式:
- T1 / CEPT线
- T3 / E3
- 脉冲编码调制( PCM )高速公路接口
- ISDN基本速率
- 飞思卡尔芯片间的数字链接( IDL )
- 通用电路接口( GCI )
- 用户自定义界面
- 八个独立的波特率发生器( BRGs )
四个通用16位定时器或两个32位定时器
- 通用并行端口, 16个并行I / O具有中断功能线
256 KB的片上存储器
- 可以作为一个256 KB的二级缓存
- 可以作为一个256字节或两个128字节的内存映射SRAM阵列
MPC8555E的PowerQUICC III集成通信处理器的硬件规格,第4版
4
飞思卡尔半导体公司
概观
可划分为128 KB的L2缓存以及128 KB的SRAM
全ECC支持在64位边界在两个高速缓存和SRAM模式
SRAM操作支持拆迁,是按字节访问
缓存模式支持的指令缓存,数据缓存,或两者
外部的主人可以强制数据通过编程的存储分配到缓存中
范围或特殊事务类型(藏起来)
- 八路成组相联高速缓存组织( 1024套32个字节的缓存行)
- 支持锁定整个缓存或选定的行
- 设置和清除通过Book电子指令或由外部掌握个人行锁
交易
- 全球锁和Flash进行结算,通过写入L2配置寄存器
- 指令和数据锁可分别闪光灯清除
- 读取和写入缓冲的内部总线访问
地址转换和映射单元(通邮)
- 八个本地访问窗口定义本地的32位地址空间中的映射
- 入站和出站ATMUs映射到较大的外部地址空间
- 三个入站窗口加上PCI配置窗口
- 四入窗
- 四个对外窗口加上默认转换为PCI
DDR内存控制器
- 可编程定时支持第一代DDR SDRAM
- 64位的数据接口,高达MHz的数据速率
- 四家银行的内存支持,每个高达1 GB的
- 从64兆到1千兆位的DRAM芯片配置, X8 / X16数据端口
- 全面支持ECC
- 页面模式支持(最多16个同时打开的页面)
- 连续或非连续的内存映射
- 自我刷新DDR SDRAM睡眠模式的支持
- 支持自动清爽
- 在的即时功率管理使用CKE信号
- 注册的DIMM支持
- 通过JTAG端口快速内存访问
- 2.5 -V SSTL2兼容的I / O
可编程中断控制器( PIC)的
- 编程模型是符合的OpenPIC架构
- 支持16个可编程的中断和处理器的任务优先级
- 支持12离散外部中断
- 支持4消息, 32位的消息中断
MPC8555E的PowerQUICC III集成通信处理器的硬件规格,第4版
飞思卡尔半导体公司
5
查看更多MPC8555EECPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    MPC8555EEC
    -
    -
    -
    -
    终端采购配单精选

查询更多MPC8555EEC供应信息

深圳市碧威特网络技术有限公司
 复制成功!