【飞思卡尔半导体公司技术参数文档编号： MPC8544EEC第3版， 11/2009MPC8544E的】,IC型号MPC8544ECVTAQG,MPC8544ECVTAQG PDF资料,MPC8544ECVTAQG经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

技术参数

文档编号： MPC8544EEC

第3版， 11/2009

MPC8544E的PowerQUICC III

集成的处理器

硬件规格

MPC8544E概述

MPC8544E概述。。。。。。。。。。。。。。。。。。。。。。。。。 1

电气特性。。。。。。。。。。。。。。。。。。。。。。 8

功率特性。。。。。。。。。。。。。。。。。。。。。。。。 13

输入时钟。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 14

复位初始化。。。。。。。。。。。。。。。。。。。。。。。。。 16

DDR和DDR2 SDRAM 。。。。。。。。。。。。。。。。。。。。。 17

DUART 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 23

增强型三速以太网（ eTSEC ）

MII管理。。。。。。。。。。。。。。。。。。。。。。。。。。。 24

以太网管理接口电气

的特点。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 43

局部总线。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 45

可编程中断控制器。。。。。。。。。。。。。 56

JTAG 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 57

C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

GPIO 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 62

PCI 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 63

高速串行接口（ HSSI ）。。。。。。。。。。。。 65

PCI Express的。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 75

包装说明。。。。。。。。。。。。。。。。。。。。。。。。。 83

时钟。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 95

热。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 98

系统设计信息。。。。。。。。。。。。。。。。。。 107

设备命名。。。。。。。。。。。。。。。。。。。。。。。 116

文档修订历史记录。。。。。。。。。。。。。。。。。。 119

本节提供MPC8544E的高层次概述

功能。

图1

示内的主要功能单元

该设备。

1.1

主要特点

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

以下列表提供了设备的功能的概述

设置：

高性能的32位书E-增强核心

基于Power Architecture 技术：

- 32 KB的L1指令缓存和32 KB的L1

数据高速缓存奇偶校验保护。缓存可

锁定完全或基于每个线的基础上，用

独立的锁定指令和数据。

- 信号处理引擎（SPE）的APU （辅助

处理单元）。提供了一个广泛的

指令对矢量（ 64位）整数集和

小数运算。这些指令同时使用

64位的GPR的上部和下部的话作为

它们是由在SPE APU的定义。

MPC8544E概述

- 双精度浮点APU 。提供指令，用于双精度（64位）中设置

浮点使用64位的GPR的指令。

- 36位寻址实

- 嵌入式矢量和标量单精度浮点的APU 。提供的指令集

对于单精度（ 32位）浮点指令。

- 内存管理单元（ MMU ）。专门设计用于嵌入式应用。支持

4K字节， 4 GB的页面大小。

- 增强的硬件和软件的调试支持

- 性能监控设施是类似于，但独立于，该装置表现

MONITOR

E500的定义却并不在此设备上实现的功能。它通常也定义了一些功能

该设备实现了更具体。这些差异的理解可以是关键

确保正确的操作。

256 KB的L2高速缓存/ SRAM

- 灵活配置

- 全面支持ECC在64位边界在两个高速缓存和SRAM模式

- 缓存模式支持的指令缓存，数据缓存，或两者兼而有之。

- 外部的主人可以强制数据通过编程的存储分配到缓存中

范围或特殊事务类型（藏起来）。

- 1 ，2或4的方法可被配置为仅藏起来。

- 八路成组相联高速缓存组织（ 32个字节的缓存行）

- 支持锁定整个缓存或选定行。个别行锁设置，通过清除

Book电子指令或外部掌握交易。

- 全球锁和Flash进行结算，通过写入L2配置寄存器

- 指令和数据锁可分别闪存清除。

- SRAM功能包括以下内容：

- I / O设备的访问SRAM地区按标记为可窥探（全球）交易。

- 区域可以驻留在内存映射对齐的任何位置。

- 字节访问的ECC使用的读 - 修改 - 写处理访问保护

更小的超高速缓存行的访问。

地址翻译和映射单元（通邮）

- 八个本地访问窗口中定义的本地36位地址空间中的映射。

- 入站和出站ATMUs映射到较大的外部地址空间。

- 三个入站窗口加上PCI和PCI Express的配置窗口

- 四个对外窗口加上默认转换为PCI和PCI Express

DDR / DDR2内存控制器

- 可编程定时支持DDR和DDR2 SDRAM

- 64位的数据接口

MPC8544E的PowerQUICC III集成处理器的硬件规格，第3版

飞思卡尔半导体公司

MPC8544E概述

四家银行的内存支持，每个高达4千兆字节，最大为16 GB的

从64兆到4千兆位由x8 / x16的数据端口DRAM芯片配置

完整支持ECC

页模式支持

- 多达16个同时打开的页面的DDR

- 多达32个同时打开页面DDR2

- 连续或非连续的内存映射

- 自我刷新SDRAM睡眠模式的支持

- 片上终端支持时，使用DDR2

- 支持自动清爽

- 在的即时功率管理使用CKE信号

- 注册的DIMM支持

- 通过JTAG端口快速内存访问

- 2.5 -V SSTL_2兼容的I / O（ 1.8 -V SSTL_1.8为DDR2 ）

可编程中断控制器（ PIC）的

- 编程模型是符合的OpenPIC架构。

- 支持16个可编程的中断和处理器的任务优先级

- 支持12离散外部中断

- 支持4消息， 32位的消息中断

- 支持的外部中断控制器的连接，如8259的可编程

中断控制器

- 四个全球高分辨率定时器/计数器，可以产生中断

- 支持各种其它内部中断源

- 全面支持嵌套中断交付

- 中断可以被路由到外部引脚用于外部处理。

- 中断可以被路由到e500内核的标准或关键的中断输入。

- 总结中断寄存器允许快速识别中断源。

集成安全引擎（ SEC）的优化处理所有与安全相关的算法，

IKE， WTLS / WAP， SSL / TLS和3GPP

- 四个加密通道，每个通道支持多命令描述符链

- 对加密执行单元通过一个集成控制器的动态分配

- 缓冲区256字节为每个执行单元的大小，对大数据量的流量控制

- PKEU公共密钥执行单元

- RSA和Diffie -Hellman的;可编程领域规模高达2048位

- 对于F椭圆曲线密码

M和F（ P）模式和可编程领域规模达

511位

- 申 - 数据加密标准执行单元

- DES ， 3DES

MPC8544E的PowerQUICC III集成处理器的硬件规格，第3版

—

飞思卡尔半导体公司

MPC8544E概述

- 两个密钥（K1，K2 ，K1）或3键（ K1，K2， K3）

- ECB和CBC模式DES和3DES

- AESU - 高级加密标准单元

- 实现了Rijndael算法的对称密钥密码

- ECB ， CBC ，点击率和CCM模式

- 128位，192位和256位的密钥长度

- AFEU -ARC四个执行单位

- 实现一个流密码与RC4算法兼容

- 40 128位的可编程按键

- MDEU -消息摘要执行单元

- 与SHA 160-或256位的消息摘要

- MD5的128位消息摘要

- 与HMAC算法要么

- KEU -霞执行单元

- 实现F8算法进行加密和F9算法进行完整性检查

- 同时支持A5 / 3和GEA - 3算法

- RNG随机数发生器

- XOR引擎在RAID存储应用的奇偶校验

我双

控制器

双线接口

- 多主支持

主机或从机我

C模式的支持

- 片上数字滤波拒绝在公共汽车上钉

引导定序

- 从串行ROM通过I可选加载配置数据复位

C接口

- 可用于初始化配置寄存器和/或存储器

- 支持扩展I

寻址模式

- 数据完整性检查与前导签名和CRC

DUART

- 两个4线接口（SIN ， SOUT ， RTS ， CTS ）

- 与原来的16450 UART和PC16550D编程模型兼容

本地总线控制器（ LBC ）

- 复用的32位地址和数据总线速度高达166 MHz的工作

- 八片选支持8块外部奴隶

- 最多八拍突发传输

- 在32位，16位和8位端口的大小由一个片上存储器控制器控制。

- 可在每个片选二的基础协议引擎：

MPC8544E的PowerQUICC III集成处理器的硬件规格，第3版

飞思卡尔半导体公司

MPC8544E概述

- 通用片选机（ GPCM ）

- 三个用户可编程的机器（ UPMS ）

- 奇偶支持

- 默认引导ROM芯片选择与配置的总线宽度（8位， 16位或32位）

两个增强型三速以太网控制器（ eTSECs ）

- 三速的支持（ 10/100/1000 Mbps）的

- 两个IEEE标准802.3 ， IEEE 802.3u标准， IEEE 802.3X ， IEEE 802.3z规范， IEEE协议802.3ac和

IEEE 802.3ab标准控制器

- 支持各种以太网物理接口：

- 1000 Mbps全双工IEEE 802.3 GMII ， IEEE 802.3z支持TBI ， RTBI ， SGMII和RGMII 。

- 个10/100 Mbps全双工和半双工IEEE 802.3 MII ， IEEE 802.3 RGMII和RMII 。

- 多个PHY接口配置灵活的配置。

- TCP / IP加速和QoS功能可

- IP上收到v4和v6的IP报头识别

- IP V4头校验和验证，并生成

- TCP和UDP校验和验证，并生成

- 每包可配置加速度

- VLAN识别，堆叠（队列队列）的VLAN， 802.2 ， PPPoE会话， MPLS

栈和ESP / AH IP -Security头

- 支持在所有FIFO模式

- 服务质量支持：

- 从多达八个物理传输队列

- 接待多达八个物理队列

- 全双工和半双工以太网的支持（ 1000 Mbps的速率只支持全双工）：

- IEEE 802.3全双工流量控制（自动暂停帧的生成或

软件编程的暂停帧的生成和识别）

- 可编程的最大帧长度支持巨型帧（最多9.6千字节）和

IEEE标准802.1 虚拟局域网（VLAN）标签和优先

- VLAN的插入和删除

- 每帧的VLAN控制字或缺省VLAN的每个eTSEC

- 提取的VLAN控制字传送到单独的软件

- 重发船舶碰撞

- CRC生成和验证入站/出站帧

- 可编程以太网前导码插入和提取的多达7个字节

- MAC地址识别：

- 小学和虚拟48位单播地址精确匹配

- 为无缝路由器VRRP和HSRP支持故障转移

- 最多16个精确匹配MAC地址支持

MPC8544E的PowerQUICC III集成处理器的硬件规格，第3版

飞思卡尔半导体公司