【飞思卡尔半导体公司技术参数文档编号： MPC852TEC第4版， 2007年9月MPC852T的Po】,IC型号MPC852T_07,MPC852T_07 PDF资料,MPC852T

飞思卡尔半导体公司

技术参数

文档编号： MPC852TEC

第4版， 2007年9月

MPC852T的PowerQUICC

硬件规格

本文件包含的详细信息

MPC852T力的考虑， DC / AC电

特性， AC时序规范，以及相关的

电学和物理特性。有关信息

处理器的功能特性，指的是

MPC866的PowerQUICC 系列参考手册

（ MPC866UM ）。在MPC852T包含的PowerPC

基于Power Architecture 技术的处理器核心。

查找发布勘误或更新本文档，请参阅

到我们网站上的MPC852T产品汇总页

本文件或封底，请联系您的

当地的飞思卡尔销售办事处。

10.

11.

12.

13.

14.

15.

16.

17.

概述。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 2

特色：。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 2

最大耐受额定值。。。。。。。。。。。。。。。。。。。 6

热特性。。。。。。。。。。。。。。。。。。。。。。。 7

功耗。。。。。。。。。。。。。。。。。。。。。。。。。。。。 8

直流特性。。。。。。。。。。。。。。。。。。。。。。。。。。。 8

热工计算与测量。。。。。。。。。。。 9

引用。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 11

电源供应器和电源排序。。。。。。。。。。。 12

强制复位配置。。。。。。。。。。。。。。。 12

布局实践。。。。。。。。。。。。。。。。。。。。。。。。。。。。 13

总线信号时序。。。。。。。。。。。。。。。。。。。。。。。。。。 14

IEEE 1149.1电气规格。。。。。。。。。。。 42

CPM电气特性。。。。。。。。。。。。。。。。。 44

FEC电气特性。。。。。。。。。。。。。。。。。 57

机械数据和订货信息。。。。。。。 60

文档修订历史记录。。。。。。。。。。。。。。。。。。。 76

概观

在MPC852T是MPC860的PowerQUICC 系列的0.18微米的衍生物，并可以运行在高达

100兆赫的MPC8xx内核与66 MHz的外部总线。在MPC852T有一个1.8 -V核心和3.3 -V

与5 V TTL兼容的I / O操作。 MPC852T的综合通信控制器是

通用的单芯片集成的微处理器和外围设备的组合，可以在各种使用

控制器应用。它特别擅长于以太网控制应用，包括CPE设备，

以太网路由器和集线器， VoIP客户端，以及WiFi接入点。

在MPC852T是MPC860四核集成的PowerPC架构为基础的衍生

通信控制器（的PowerQUICC ）。在MPC852T CPU是MPC8xx芯，一个32位

微处理器实现了PowerPC架构，集成内存管理单元

（ MMU的），并指令和数据高速缓存。在MPC852T是该系列器件的子集。

特点

在MPC852T是由三个模块，每个模块采用32位内部总线：一个MPC8xx核心，系统

积分单元（SIU ）以及通信处理器模块（CPM）。

下面的列表总结了MPC852T的关键特性：

嵌入式MPC8xx核心高达100MHz

外部总线的最大工作频率为66 MHz的

- 50/66 MHz的核心频率既支持1：1和2：1的模式

- 80/100 MHz的核心频率，支持2 ：仅1模式

单的问题， 32位内核（与PowerPC架构的定义兼容）与32

32位通用寄存器（GPR ）

- 核心执行分支预测有条件预取，没有条件执行。

- 4K字节的数据缓存和4 KB的指令高速缓存

- 4 KB的指令高速缓存是双向的，组相联128套

- 4 KB的数据cachesis两路，组相联128套

- 高速缓存一致性的指令和数据高速缓存保持在128位（ 4个字）

高速缓存块

- 缓存在物理寻址，实现最近最少使用（ LRU ）置换

算法，并且可锁定的缓存块为基础

- MMU的有32项TLB ，完全关联的指令和数据的TLB

- MMU的支持4,16和512千字节和8字节的多个页面大小; 16个虚拟地址

位和16保护组

高达32位的数据总线（动态总线为8上浆，16，和32位）的

- 32根地址线

内存控制器（八家银行）

- 包含完整的动态RAM （ DRAM ）控制器

- 每个银行可以是一个片选或RAS支持DRAM银行

MPC852T的PowerQUICC 硬件规格，第4版

飞思卡尔半导体公司

特点

- 最多30个等待状态每个存储器组编程

- 无缝接口DRAM ，西姆斯SRAM ， EPROM中，闪存EPROM中，和其他内存

器件

- DRAM控制器，可编程，支持最大尺寸和高速存储器接口

- 中科院四线，四线WE ，和一个OE线

- 开机复位芯片选择（用于8位，16位或32位内存选项）

- 可变块大小（ 32字节， 256字节）

- 可选择写保护

- 片上总线仲裁逻辑

快速以太网控制器（ FEC ）

通用定时器

- 2个16位定时器或一个32位定时器

- 门模式下可以启用或禁用计数

- 中断可以在基准匹配和事件捕获屏蔽

系统集成单元（ SIU ）

- 公交车监控

- 软件看门狗

- 周期性中断定时器（ PIT ）

- 低功耗停止模式

时钟合成器

- 递减器和时基

- 复位控制器

- IEEE 1149.1 标准的测试访问端口（ JTAG ）

中断

- 七外部中断请求（ IRQ ）线路

- 七端口引脚具有中断功能

- 十八内部中断源

- 鳞癌之间可编程优先级

- 可编程的最高优先级的请求

通信处理器模块（ CPM ）

- RISC控制器

- 通讯 - 特定网络C命令（例如，

正常停止TRANSMIT

ENTER HUNT

模式

和

RESTART TRANSMIT

)

- 支持所有串行通道连续模式下发送和接收

- 双口RAM的8字节

- 八个串行DMA （ SDMA ）通道

- 三个并行I / O和漏极开路功能寄存器

MPC852T的PowerQUICC 硬件规格，第4版

飞思卡尔半导体公司

特点

两个波特率发生器

- 独立（可连接援引任何SCC3 / 4或SMC1 ）

- 允许运行过程中的变化

- 自动波特率支持选项

两个鳞癌（串行通信控制器）

- 以太网/ IEEE 802.3标准可选的SCC3和SCC4 ，支持全10 - Mbps的

手术

- HDLC / SDLC

- HDLC总线（实现一个基于HDLC的局域网络（LAN））

- 通用异步收发器（ UART ）

- 完全透明（比特流）

- 完全透明（基于帧的具有可选的循环冗余校验（CRC））

一个SMC （串行管理通道）

- UART

一个SPI （串行外设接口）

- 支持主从模式

- 支持在同一总线上多主机操作

PCMCIA接口

- 主（插座）接口， 2.1版兼容

- 支持一个独立的PCMCIA插槽; 8 ，内存或I / O支持的窗户

调试接口

- 八比较：在指令的地址4运行两个操作的数据地址，和两个

对数据进行操作的

- 支持条件： =

≠

＆ LT ; ＆ GT ;

- 每个观察点可以由内部产生一个破发点

普通高中和普通低功率模式以节省电力

1.8 V核心，以5 V TTL兼容3.3 VI / O操作。请参阅

表5

对的列表

5 V电压引脚。

图1

示出了MPC852T框图。

MPC852T的PowerQUICC 硬件规格，第4版

飞思卡尔半导体公司

特点

4-Kbyte

指令

指令缓存

公共汽车

系统接口单元（ SIU ）

统一网络版

公共汽车

内存控制器

外

国内

总线接口总线接口

单位

系统功能

PCMCIA -ATA接口

嵌入式

MPC8xx

处理器

CORE

指令MMU

32项ITLB

LOAD / STORE

公共汽车

4-Kbyte

数据缓存

数据MMU

32项DTLB

快速以太网

调节器

DMAS

FIFO的

10/100

BASE -T

媒体访问

控制

并行I / O

2波特率

发电机

打断

8-Kbyte

计时器

控制器双端口RAM

32位RISC控制器

和节目

只读存储器

计时器

1虚拟

IDMA

和

8系列

DMA

频道

MII

SCC3

SCC4

SMC1

SPI

串行接口（ NMSI ）

图1. MPC852T框图

MPC852T的PowerQUICC 硬件规格，第4版

飞思卡尔半导体公司