【摩托罗拉半导体技术资料订购此文件通过MPC2105A / D512KB和1MB BurstRAM 二】,IC型号MPC2105ASG66,MPC2105ASG66 PDF资料,MPC2105ASG66经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MPC2105A / D

512KB和1MB BurstRAM

二级缓存模块的

的PowerPC 准备/ CHRP平台

该MPC2105A / B和MPC2106A / B被设计为提供可破裂的，高

高性能L2缓存为60X的PowerPC微处理器系列中的一致性

使用PowerPC参考平台（PREP ）和PowerPC的通用硬件

参考平台（ CHRP ）的规格。

该MPC2105A / B和MPC2106A / B采用同步BurstRAMs 。该

模块在178 （ 89 ×2）针DIMM配置为64K X 72和128K X 72位

格式。该MPC2105A / B采用四3 V 64K ×18的;在MPC2106A / B采用8

在3 V 64K X 18为标记位，配置为16K ×12的标签的5 V缓存标签的RAM

现场加16K ×2的有效的和肮脏的状态位被使用。

脉冲串可以与ADS信号来启动。随后一阵地址

产生的内部向BurstRAM由CNTEN信号。

写周期是在内部自定时的，通过在时钟的上升沿被启动

（ CLKX ）输入。八写使能提供字节写控制。

存在检测引脚可用于高速缓存控制的自动配置。

该模块系列的引脚将支持5 V和3.3 V组件的清晰路径

到较低的电压和功率节省。两个电源设备必须连接。

所有这些高速缓存模块插头和销彼此相容。

PowerPC的突发式计数器片上

流通数据的I / O

插头和引脚兼容性

多个时钟引脚用于精简加载

在DL和DH销噪音系列电阻器

还原（ MPC2105A / 6A ）

所有缓存数据和标签I / O是LVTTL （ 3.3V）兼容

三态输出

字节写能力

快速模块时钟速率：最高可达66 MHz的

快速SRAM访问时间： 10纳秒的标签内存匹配

9纳秒的数据RAM

去耦电容对于每个快速静态RAM

高品质多层FR4电路板，带独立电源和地平面

178针卡边缘模块

伯恩迪连接器，产品型号： ELF178KSC - 3Z50

MPC2105A

MPC2106A

MPC2105B

MPC2106B

178 - LEAD卡边缘

顶视图

MPC2105A / B CASE 1132A -01

MPC2106A / B CASE 1132年至1101年

BurstRAM是摩托罗拉公司的商标。

在PowerPC是IBM公司，经许可使用的商标。

REV 1

12/19/96

摩托罗拉公司1996年

摩托罗拉快速SRAM

MPC2105AMPC2106AMPC2105BMPC2106B

MPC2105A / B框图

VSS

BA13 - BA28

69F618ATQ

ADS0

CNTEN0

CG0

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE0

DH0 - DH7 + DP0

CWE1

DH8 - DH15 + DP1

CLK0

’244

A13 – A28

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE2

DH16 - DH23 + DP2

CWE3

DH24 - DH31 + DP3

CLK0

SRAM打结

VDD

SE2

SGW

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE4

DL0 - DL7 + DP4

CWE5

DL8 - DL15 + DP5

CLK1

ADSP

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE6

DL16 - DL23 + DP6

CWE7

DL24 - DL31 + DP7

CLK1

A13 – A26

A1 – A12

TCLR

TWE

CLK2

MATCH

DIRTYOUT

ValidIn

DIRTYIN

TAG ： 16K ×12 + V + D

A0 – A13

TT1 ， WTD ， E1

TAG0 -11

SFUNC ， SG

RESET

TAH ， TAG ， TAD

E2 ， PWRDN

VCCQ

MATCH

TA ， VALIDQ

WTQ

DIRTYQ

VALIDD

VCC

DIRTYD

VSS

通过100 VCC

VDD

VCC

CLK3

CLK4

ALE

ADS1

CNTEN1

CG1

ADDR0

ADDR1

PD3

= NC

PD2

PD1

PD0

注： BA28绑定到SA0上SRAM ;

BA27是依赖于SA1的SRAM ;

待机是依赖于SE3的SRAM 。

MPC2105AMPC2106AMPC2105BMPC2106B

摩托罗拉快速SRAM

MPC2106A / B框图

A13 – A28

A12

BA13 - BA28

BA12

69F618ATQ

SBA

ADSC

DQA

ADV

SBB

DQB

SE1

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE2

DH16 - DH23 + DP2

CWE3

DH24 - DH31 + DP3

CLK1

69F618ATQ

CWE0

DH0 - DH7 + DP0

CWE1

DH8 - DH15 + DP1

CLK0

SBB

DQB

SBA

DQA

ADSC

ADV

SE2

’244

ADS0

CNTEN0

CG0

ADS1

CNTEN1

CG1

69F618ATQ

SBB

DQB

SBA

DQA

ADSC

ADV

SE2

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE4

DL0 - DL7 + DP4

CWE5

DL8 - DL15 + DP5

CLK3

69F618ATQ

SBB

DQB

SBA

DQA

ADSC

ADV

SE2

69F618ATQ

ADSC

ADV

SE1

SBA

DQA

SBB

DQB

CWE6

DL16 - DL23 + DP6

CWE7

DL24 - DL31 + DP7

CLK4

69F618ATQ

SBB

DQB

SBA

DQA

ADSC

ADV

SE2

银行： SE2绑。

VDD VIA 100

B组： SE1绑。 VSS

SRAM打结

A13 – A26

A0 – A11

TCLR

TWE

CLK2

MATCH

DIRTYOUT

ValidIn

DIRTYIN

TAG ： 16K ×12 + V + D V

A0 – A13

TT1 ， WTD

TAG0 -11

SFUNC ， SG

RESET

TAH ， TAG ， TAD

PWRDN

VCCQ

MATCH

TA ， VALIDQ

WTQ

DIRTYQ

VALIDD

DIRTYD

VCC

VSS

通过100 VCC

VDD

A12

VCC

VSS

A12

ALE

ADDR0

ADDR1

PD3

SGW

ADSP

VDD

= NC

PD2

注： BA28绑定到SA0上SRAM ;

BA27是依赖于SA1的SRAM ;

待机是依赖于SE3的SRAM 。

PD1

PD0

摩托罗拉快速SRAM

MPC2105AMPC2106AMPC2105BMPC2106B

引脚配置178 -LEAD DIMM

针

名字

VSS

PD0/IDSCLK

PD2

DH30

DH28

DH26

DH24

VDD

DP3

DH22

DH20

DH19

VSS

DH17

DP2

DH15

DH12

VCC

DH11

DH9

DP1

DH7

VDD

DH5

DH3

DH2

针

名字

DH0

DP0

VSS

CLK1

VSS

DL28

DL26

DL24

DP7

VCC

DL22

DL20

DL18

DL16

VSS

DP6

DL14

DL12

DL11

VSS

DL9

DP5

DL7

DL4

VDD

DL3

针

名字

DL1

DL0

VSS

CLK2

VSS

DP4

CG0

CG1

VDD

ADDR0

ADS0

ADS1

A28

A26

A25

A23

VSS

A21

A19

A17

A13

VDD

A12

A11

针

100

101

102

103

104

名字

VSS

VCC

TCLR

MATCH

DIRTYIN

VSS

PD1/IDSDATA

PD3

DH31

DH29

DH27

DH25

VDD

CWE3

DH23

DH21

DH18

VSS

DH16

CWE2

针

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

129

130

名字

DH14

DH13

VCC

DH10

DH8

CWE1

DH6

VDD

DH4

VSS

CLK0

VSS

DH1

CWE0

DL31

DL30

VSS

DL29

DL27

DL25

VCC

CWE7

DL23

DL21

DL19

VSS

针

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

名字

DL17

CWE6

DL15

DL13

VSS

DL10

DL8

CWE5

DL6

VDD

DL5

DL2

VSS

CLK3

VSS

CLK4

VSS

CWE4

ALE

VDD

ADDR1

CNTEN0

CNTEN1

A27

A24

针

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

名字

A22

A20

VSS

A18

A16

A15

A14

VDD

A10

VSS

突发模式

VCC

ValidIn

TWE

待机

DIRTYOUT

VSS

注： VCC和VDD必须连接上的所有模块。

顶视图

113

114

136

137

178

MPC2105AMPC2106AMPC2105BMPC2106B

摩托罗拉快速SRAM

引脚说明

引脚位置

66, 67, 68, 69, 71, 72, 73, 74,

76, 77, 78, 80, 81, 82, 83,

155, 156, 157, 158, 160, 161,

162, 163, 165, 166, 167, 169,

170, 171

151

64, 65

149

172

59, 60

30, 56, 115, 144, 146

153, 154

98, 104, 110, 118,

126, 132, 138, 148

4, 5, 6, 7, 10, 11, 12, 14, 16,

17, 19, 20, 22, 24, 25, 26, 27,

93, 94, 95, 96, 99, 100, 101,

103, 105, 106, 108, 109, 111,

113, 117

177

32, 33, 34, 37, 38, 39, 40, 43,

44, 45, 47, 49, 50, 52, 53, 54,

119, 120, 122, 123, 124, 127,

128, 129, 131, 133, 134, 136,

137, 139, 141, 142

9, 15, 21, 28, 35, 42, 48, 58

3, 92

63, 152

176

175

174

18, 36, 84, 107, 125, 173

8, 23, 51, 61, 75, 97, 112,

140, 150, 164

1, 13, 29, 31, 41, 46, 55, 57,

70, 79, 89, 90, 102, 114,

116, 121, 130, 135, 143,

145, 147, 159, 168, 178

符号

A0 – A28

TYPE

输入

描述

地址输入 - （ MSB ： 0 LSB ： 28 ）。

ADDR0

ADDR1

ADS0 ， ADS1

ALE

突发模式

CG0,

CG1

CLK0 - CLK4

CNTEN0,

CNTEN1

CWE0 - CWE7

DH0 - DH31

输入

I / O

当异步数据的RAM用于最不显著的地址位。

旁边至少有显著的地址位在异步数据RAM的使用。

数据RAM地址选通 - 仅适用于MPC2105A / B使用ADS0 。为

MPC2106A / B使用ADS0 ， ADS1 。

数据RAM地址锁存使能 - 使用仅用于异步数据RAM 。

突发模式。 0 =线性，1 =交叉。

数据RAM输出使能 - 仅适用于MPC2105A / B使用CG0 。为

MPC2106A / B使用CG0 ， CG1 。

时钟输入 - CLK2是标签RAM ， CLK0 ， 1 ， 3 ， 4仅用于数据的RAM 。

对于MPC2106A / B使用所有的时钟。对于MPC2105A / B使用CLK0 - CLK2只。

数据RAM计数使能 - 对于MPC2105A / B只使用CNTEN0 。为

MPC2106A / B使用CNTEN0 ， CNTEN1 。

数据RAM写入启用 - （ MSB ： 0 LSB ： 7 ）。

高速数据总线 - （ MSB ： 0 LSB ： 31 ）。

DIRTYIN

DIRTYOUT

DL0 - DL31

输入

产量

I / O

肮脏的输入位。

肮脏的输出位。

低数据总线 - （ MSB ： 0 LSB ： 31 ）。

DP0 - DP7

MATCH

PD0/IDSCLK

PD1/IDSDATA

PD2 ， PD3

待机

TCLR

TWE

ValidIn

VCC

VDD

VSS

I / O

产量

输入

I / O

产量

数据奇偶校验位 - （ MSB ： 0 LSB ： 7 ）

标签RAM高电平有效匹配指示。

存在检测位0 / EEPROM串行时钟。（ EEPROM选项）。

存在检测位1 / EEPROM串行数据。（ EEPROM选项）。

存在检测位。

保留引脚。

输入

待机引脚。降低待机功耗。

标签RAM清晰。

标签RAM输出使能。

标签RAM写使能。

标签RAM有效位。

+ 5 V电源。必须连接。

+ 3.3 V电源。必须连接。

地面上。

摩托罗拉快速SRAM

MPC2105AMPC2106AMPC2105BMPC2106B