【摩托罗拉半导体技术资料订购此文件通过MPC2104P / D产品预览256KB / 512KB Bu】,IC型号MPC2104PDG66,MPC2104PDG66 PDF资料,MPC2104PDG66经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

订购此文件

通过MPC2104P / D

产品预览

256KB / 512KB BurstRAM

二级缓存模块的

的PowerPC 准备/ CHRP平台

该MPC2104P （ 256KB ）和MPC2105P （ 512KB ）旨在提供

破裂的，高性能的L2缓存为60X的PowerPC微处理器系列

在符合了PowerPC参考平台（PREP ）和PowerPC的

通用硬件参考平台（ CHRP ）的规格。

该MPC2104P和MPC2105P利用同步BurstRAMs 。该MPC2104P

模块被配置为32K ×64位，并使用两个3.3伏32K ×32数据RAM中的。

该MPC2105P配置为64K ×64位，并使用两个3.3 V 64K ×32

数据RAM中。两种模块都在一个178 （ 89 ×2）引脚DIMM格式。有关标记位

2104P ， 5 V缓存标记RAM配置为8K ×14的标记字段加8K ×2的有效

和脏状态位被使用。有关2105P标记位，一个5 V的高速缓存RAM的标签

配置为16K ×14的标记字段加上16K ×2的有效的和肮脏的状态位被使用。

脉冲串可以与ADS信号来启动。随后一阵地址

内部产生的BurstRAM由CNTEN信号。

写周期是在内部自定时的，通过在时钟的上升沿被启动

（ CLKX ）输入。写是全球性的具有两个输入，可降低负荷。

存在检测引脚可用于高速缓存控制的自动配置。

该模块系列的引脚将支持5 V和3.3 V组件的清晰路径

到较低的电压和功率节省。两个电源设备必须连接。

所有这些高速缓存模块插头和销彼此相容。

PowerPC的突发式计数器片上

管线数据的I / O

插头和引脚兼容性

多个时钟引脚用于精简加载

所有缓存数据和标签I / O是LVTTL （ 3.3V）兼容

三态输出

以数据的RAM为精简加载缓冲地址

快速模块时钟速率：最高可达66 MHz的

快速SRAM访问时间： 9纳秒的标签内存匹配

8纳秒的数据RAM

去耦电容对于每个快速静态RAM

高品质多层FR4电路板，带独立电源和地平面

178针卡边缘模块

伯恩迪连接器，产品型号： ELF178KSC - 3Z50

MPC2104P

MPC2105P

BurstRAM是摩托罗拉公司的商标。

在PowerPC是IBM公司，经许可使用的商标。

本文件包含有关正在开发的新产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。

REV 2

12/20/96

摩托罗拉公司1996年

摩托罗拉快速SRAM

MPC2104PMPC2105P

MPC2104P框图

32K ×32的SRAM

16244

A28

A27

A14 – A26

ADS0

CNTEN0

VSS

CG0

CLK0

VDD

VSS

通过100Ω VDD

SGW

SA0

SA1

SBA - SBD

ADSC

ADV

SE1

DQA - DQD

VDD

LBO

SE3

SE2 ， ADSP

CWE0

VDD

DH0 - DH31

突发模式

待机

32K ×32的SRAM

SGW

SA0

SA1

SBA - SBD

ADSC

ADV

SE1

DQA - DQD

VDD

LBO

SE3

SE2 ， ADSP

CWE1

VDD

CLK1

VDD

VSS

通过100Ω VDD

DL0 - DL31

突发模式

待机

A0 – A13

A14 – A26

TCLR

TWE

MATCH

DIRTYOUT

CLK2

ValidIn

DIRTYIN

TAG ： 16K ×14 + V + D

A0 – A12

TT1 ， E1

TDQ0 - TDQ13

SFUNC ， GS ， A13

RESET

TAH ， TAG ， TAD

E2 ， PWRDN

VCC

VCCQ

MATCH

TA ， VALIDQ

DIRTYQ

VALIDD

DIRTYD

VSS

通过100 VCC

VCC

VDD

PD3

PD2

PD1

PD0

MPC2104PMPC2105P

摩托罗拉快速SRAM

MPC2105P框图

64K ×32的SRAM

16244

A28

A27

A13 – A26

ADS0

CNTEN0

VSS

CG0

CLK0

VDD

VSS

通过100Ω VDD

SGW

SA0

SA1

SBA - SBD

ADSC

ADV

SE1

DQA - DQD

VDD

LBO

SE3

SE2 ， ADSP

CWE0

VDD

DH0 - DH31

突发模式

待机

64K ×32的SRAM

SGW

SA0

SA1

SBA - SBD

ADSC

ADV

SE1

DQA - DQD

VDD

LBO

SE3

SE2 ， ADSP

CWE1

VDD

CLK1

VDD

VSS

通过100Ω VDD

DL0 - DL31

突发模式

待机

A0 – A12

TAG ： 16K ×14 + V + D

A13 – A26

TCLR

TWE

A0 – A13

TDQ0 - TDQ12

RESET

MATCH

DIRTYQ

VALIDD

DIRTYD

TT1 ， E1

SFUNC ， GS

TAH ， TAG ， TAD

E2 ， PWRDN

VCC

VCCQ

TA ， VALIDQ

TDQ13

VSS

通过100 VCC

VCC

VDD

4.7K

VSS

PD3

PD2

PD1

PD0

MATCH

DIRTYOUT

CLK2

ValidIn

DIRTYIN

摩托罗拉快速SRAM

MPC2104PMPC2105P

引脚配置178 -LEAD DIMM

针

名字

VSS

PD0/IDSCLK

PD2

DH30

DH28

DH26

DH24

VDD

DH22

DH20

DH19

VSS

DH17

DH15

DH12

DH11

DH9

DH7

VDD

DH5

DH3

DH2

针

名字

DH0

VSS

CLK1

VSS

DL28

DL26

DL24

DL22

DL20

DL18

DL16

VSS

DL14

DL12

DL11

VSS

DL9

DL7

DL4

VDD

DL3

针

名字

DL1

DL0

VSS

CLK2

VSS

CG0

VDD

ADS0

A28

A26

A25

A23

VSS

A21

A19

A17

A13

VDD

A12

A11

针

100

101

102

103

104

名字

VSS

VCC

TCLR

MATCH

DIRTYIN

VSS

PD1/IDSDATA

PD3

DH31

DH29

DH27

DH25

VDD

DH23

DH21

DH18

VSS

DH16

针

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

129

130

名字

DH14

DH13

DH10

DH8

DH6

VDD

DH4

VSS

CLK0

VSS

DH1

DL31

DL30

VSS

DL29

DL27

DL25

DL23

DL21

DL19

VSS

针

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

名字

DL17

DL15

DL13

VSS

DL10

DL8

CWE1

DL6

VDD

DL5

DL2

VSS

CWE0

VDD

CNTEN0

A27

A24

针

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

名字

A22

A20

VSS

A18

A16

A15

A14

VDD

A10

VSS

突发模式

VCC

ValidIn

TWE

待机

DIRTYOUT

VSS

注： VCC和VDD必须连接上的所有模块。

TOP VIEW - CASE待定

131

132

154

155

178

MPC2104PMPC2105P

摩托罗拉快速SRAM

引脚说明

引脚位置

66, 67, 68, 69, 71, 72, 73,

74, 76, 77, 78, 80, 81, 82,

83, 155, 156, 157, 158,

160, 161, 162, 163, 165,

166, 167, 169, 170, 171

172

30, 56, 115

153

138, 148

4, 5, 6, 7, 10, 11, 12, 14,

6, 17, 19, 20, 22, 24, 25,

26, 27, 93, 94, 95, 96, 99,

100, 101, 103, 105, 106,

108, 109, 111, 113, 117

177

32, 33, 34, 37, 38, 39, 40, 43,

44, 45, 47, 49, 50, 52, 53, 54,

119, 120, 122, 123, 124, 127,

128, 129, 131, 133, 134,

136, 137, 139, 141, 142

3, 92

63, 152

176

175

174

84, 173

8, 23, 51, 61, 75, 97,

112, 140, 150, 164

1, 13, 29, 31, 41, 46, 55, 57,

70, 79, 89, 90, 102, 114,

116, 121, 130, 135, 143,

145, 147, 159, 168, 178

9, 15, 18, 21, 28, 35 – 36, 42,

48, 58, 60, 62, 65, 98, 104,

107, 110, 118, 125 – 126,

132, 144, 146, 149, 151, 154

符号

A0 – A28

TYPE

输入

描述

地址输入 - （ MSB ： 0 LSB ： 28 ）。

ADS0

突发模式

CG0

CLK0 - CLK2

CNTEN0

CWE0 - CWE1

DH0 - DH31

输入

I / O

数据RAM地址选通。

突发模式。 0 =线性，1 =交叉。

数据RAM输出使能。

时钟输入 - CLK2是标签RAM ， CLK0和CLK1仅用于数据的RAM 。

数据RAM计数使能。

数据RAM写入启用 - （ MSB ： 0 LSB ： 1 ）。

高速数据总线 - （ MSB ： 0 LSB ： 31 ）。

DIRTYIN

DIRTYOUT

DL0 - DL31

输入

产量

I / O

肮脏的输入位。

肮脏的输出位。

低数据总线 - （ MSB ： 0 LSB ： 31 ）。

MATCH

PD0/IDSCLK

PD1/IDSDATA

PD2 ， PD3

待机

TCLR

TWE

ValidIn

VCC

VDD

VSS

产量

输入

I / O

产量

标签RAM高电平有效匹配指示。

存在检测位0 / EEPROM串行时钟。（ EEPROM选项）。

存在检测位1 / EEPROM串行数据。（ EEPROM选项）。

存在检测位。

保留引脚。

输入

待机引脚。降低待机功耗。

标签RAM清晰。

标签RAM输出使能。

标签RAM写使能。

标签RAM有效位。

+ 5 V电源。必须连接。

+ 3.3 V电源。必须连接。

地面上。

—

还有就是模块的连接。

摩托罗拉快速SRAM

MPC2104PMPC2105P