MP7652
4通道电压输出
15 MHz的输入带宽， 8位乘法
DAC，带有3线串行数字端口
和独立参考
特点
独立的参考
4个独立2象限乘法8位DAC
双阳性（ + 10V和+ 5V）电源或
双（ +5 V）供应能力
高速：
- 12.5 MHz数字时钟速率
– V
REF到
V
OUT
建立时间： 150ns的8位
（典型值）
- 参考电压输入带宽：
15兆赫
低功耗： 80mW的
低压交流电压基准馈通
优秀的通道至通道隔离
DNL = 0.5 LSB ， INL = 1 LSB （典型值）
DAC的匹配+ 0.5 ％ （典型值）
非常低噪声
低谐波失真：典型的有0.25 ％
V
REF
= 1 V P-P @ 1兆赫
V
REF
/ 2输出预设水平
闭锁免费
ESD保护： 2000 V最小
应用
直接高频自动增益控制
视频AGC & CCD水平AGC
会聚调整为高分辨率
监视器（工作站）
概述
该MP7652是理想的高频数字增益控制
模拟信号，例如视频，复合视频， CCD和oth-
ERS 。该装置包括4通道高速的，宽
带宽，二象限乘法， 8位精度的数字 -
模转换器。它包括每个通道的输出驱动缓冲器
能够驱动+ 1mA（典型值）的负载。比+0.5更好的DNL
LSB被实现了与通常的通道与通道之间的匹配
为0.5％ 。稳定匹配的，精确的DAC为
通过使用MPS “薄膜技术来实现的。此外，优异的
通道至通道隔离，实现与EXAR公司的BiCMOS
不能被使用的典型的CMOS实现的过程技
术。
开环架构（专利申请中）提供了广阔
从V小信号带宽
REF
输出高达15 MHz（典型值） ，
快速输出的150纳秒的稳定时间，和优异的V
REF
馈通隔离。每个DAC的基准线的底部
分别拿出了完全隔离操作。此外
化，在0.25 ％的数量级的低失真与1 V pp的， 1兆赫
信号来实现的。
恒定输入Z和改变的能力的结合
V
REFN
在V
CC
-1.8和V
EE
+ 1.5V允许灵活性，以优化
妈妈的系统设计。
该MP7652制造在一个结隔离，高速
BiCMOS工艺（ BiCMOS工艺IV
TM
）过程与薄膜电阻。这
方法能够高精度高速的模拟/数字（混色
模式）电路被制造在同一芯片上。
订购信息
包
TYPE
SOIC
塑料DIP
温度
范围
-40至+85
°
C
-40至+85
°
C
产品型号
MP7652AS
MP7652AN
INL
（ LSB ）
+1
+1
DNL
（ LSB ）
+0.5
+0.5
增益误差
（ ％ FSR ）
+1.5
+1.5
1.00版
1
MP7652
销刀豆网络gurations
N / C
N / C
V
DD
V
CC
V
EE
DGND
V
REFN1
V
OUT1
V
REFP1
V
REFP2
V
OUT2
V
REFN2
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
N / C
预设
LD
CLK
SDO
SDI
V
REFN4
V
OUT4
V
REFP4
V
REFP3
V
OUT3
V
REFN3
N / C
N / C
V
DD
V
CC
V
EE
DGND
V
REFN1
V
OUT1
V
REFP1
V
REFP2
V
OUT2
V
REFN2
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
N / C
预设
LD
CLK
SDO
SDI
V
REFN4
V
OUT4
V
REFP4
V
REFP3
V
OUT3
V
REFN3
24引脚PDIP （ 0.300 “ ）
NN24
24引脚SOIC （JEDEC ， 0.300 “ ）
S24
OUT引脚定义
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
名字
N / C
N / C
V
DD
V
CC
V
EE
DGND
V
REFN1
V
OUT1
V
REFP1
V
REFP2
V
OUT2
V
REFN2
V
REFN3
描述
无连接
无连接
数字正电源
模拟正电源
模拟负电源
数字地
DAC 1负基准电压输入
DAC输出1
DAC 1正基准电压输入
DAC 2正基准电压输入
DAC输出2
DAC 2负基准电压输入
DAC 3负基准电压输入
24
N / C
PIN号
14
15
16
17
18
19
20
21
22
23
名字
V
OUT3
V
REFP3
V
REFP4
V
OUT4
V
REFN4
SDI
SDO
CLK
LD
预设
描述
DAC输出3
DAC 3正基准电压输入
4 DAC正参考输入
DAC输出4
DAC 4负基准电压输入
串行数据和地址输入
串行数据输出
移位寄存器时钟输入
加载数据到选定的DAC
预设所有DAC 1/2
(V
REF
– V
REFN
） 。预设
内部连接到V
DD
通过300 kΩ的。
无连接
1.00版
3
MP7652
电气特性表
描述
数字定时
特定网络阳离子
2, 4
输入时钟脉冲宽度
数据建立时间
数据保持时间
CLK到SDO传输延迟
DAC寄存器加载脉冲宽度
预置脉冲宽度
时钟边沿加载上升沿
时钟边沿加载下降沿
负载下降沿到SDO
三态启用
负载上升沿到SDO
三态禁用
负载下降沿到CLK禁用
负载上升沿CLK启用
LD建立时间相对于
到CLK
t
CH
, t
CL
t
DS
t
DH
t
PD
t
LD
t
PR
t
CKLD1
t
CKLD2
t
HZ1
t
HZ2
t
LDCK1
t
LDCK2
t
LDSU
60
70
0
150
100
50
100
0
80
40
30
60
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号
民
25
°
C
典型值
最大
单位
条件
笔记
1
满量程范围（ FSR ）为3V 。
2
保证，但未经生产测试。
3
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
4
参见图1和2 。
5
仅供参考输入脉冲：吨
R
= t
F
> 100纳秒。
规格若有变更，恕不另行通知
绝对最大额定值（ TA = 25
°
C除非另有说明）
1, 2
V
CC
到V
REFN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +6.5 V
V
EE
到V
REFN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . –6.5 V
V
CC
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13.0 V
V
EE
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6.5 V
V
REFP
1-4 DGND ，V
REFN
. . . . . . . . . . . . . . . . . V
CC
到V
EE
数字输入&输出电压DGND -0.5到V
DD
+0.5 V
工作温度范围
扩展工业。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
°
C至+ 85
°
C
最高结温。 。 。 。 。 。 。 。 。 -65
°
C至150
°
C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150
°
C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 +300
°
C
封装功耗额定值@ 75
°
C
PDIP ， SOIC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000MW
减额以上75
°
温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。为6mW /
°
C
注意事项：
1
条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个
是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护
（ HP5082-2835 ）从输入引脚连接到电源。
所有的输入有保护二极管
这将防止短路装置
对小于100mA的电源瞬态外不到100
s.
1.00版
5
QQ：2881677436 复制
