MP7542
5 V CMOS
4位输入， 12位
数位类比转换器
特点
12位DAC， 4 & 8位中的4位并行地址
微处理器或微控制器接口
非线性+1/2 LSB TMIN至TMAX
闭锁免费
低灵敏度输出放大器V
OS
低输出电容
+5 V电源供电
低功耗： 40mW功率最大。
低成本
串行版本： MP7543
概述
该MP7542是一种精密的， 12位CMOS四象限多
合股数位类比转换器设计用于直接接口
到4和8位微处理器。
该MP7542由三个4位寄存器，一个12位DAC
寄存器，地址解码逻辑，和一个12位CMOS乘法
DAC 。数据被加载到数据寄存器中的3个4位的半字节
并随后将其转移到12位DAC寄存器。所有数据
装载或数据传输操作是相同的写
的静态RAM周期。一个明确的输入允许12位DAC稳压
存器被复位为全零。
该MP7542采用先进的薄膜生产上
单片双金属的CMOS制造工艺。独特
解码技术是利用高产优良的精度和
稳定。
该MP7542减少了额外的线性误差，由于
输出放大器偏移量只有330
每毫伏V的偏移与
670
V为标准的R-2R梯形CMOS数模转换器。
简化的框图
V
REF
R
FB
12位乘法DAC
I
OUT1
I
OUT2
AGND
CLR
WR
CS
A0
A1
DB0 （ LSB ）
DB1
DB2
DB3 （MSB）
地址
解码
逻辑
H-字节
数据
注册
M-字节
数据
注册
L-字节
数据
注册
12位DAC寄存器
V
DD
DGND
修订版2.00
1
MP7542
订购信息
包
TYPE
塑料DIP
塑料DIP
SOIC
SOIC
陶瓷DIP
陶瓷DIP
陶瓷DIP
陶瓷DIP
温度
范围
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-55到+125
°
C
-55到+125
°
C
产品型号
MP7542JN
MP7542KN
MP7542JS
MP7542KS
MP7542AD
MP7542BD
MP7542SD*
MP7542TD*
INL
（ LSB ）
+1
+1/2
+1
+1/2
+1
+1/2
+1
+1/2
DNL
（ LSB ）
+2
+1
+2
+1
+2
+1
+2
+1
增益误差
（ LSB ）
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
*联系工厂不符合要求的军事处理
销刀豆网络gurations
见包装科封装尺寸
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
CS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
R
FB
V
REF
V
DD
CLR
DGND
A1
A0
WR
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
CS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
R
FB
V
REF
V
DD
CLR
DGND
A1
A0
WR
16引脚CDIP ， PDIP （ 0.300 “ ）
D16 ， N16
16引脚SOIC （JEDEC ， 0.300 “ ）
S16
OUT引脚定义
PIN号
1
2
3
4
5
6
7
名字
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
描述
DAC电流输出。通常
终止于运算放大器。
DAC电流输出。通常
终止于地面。
模拟地
数据输入位3 （MSB）
数据输入2位
数据输入位1
DATA INPUT 0位（ LSB ）
PIN号
8
9
10
11
12
13
14
15
16
名字
CS
WR
A0
A1
DGND
CLR
V
DD
V
REF
R
FB
描述
片选输入
写输入
地址总线输入
地址总线输入
数字地
清除输入
+5 V电源输入
参考输入
DAC反馈电阻
修订版2.00
2
MP7542
电气特性（续）
参数
开关
特征
2, 4
WR脉冲宽度
地址WR保持时间
CS到WR保持时间
CLR脉冲宽度
字节加载， CS到WR设置
加载的字节，地址WR设置
字节加载， WR为数据设置
字节加载， WR到数据保持
DAC装载， CS到WR设置
DAC装载，地址， WR设置
注意事项：
1
2
3
4
5
符号
民
25
°
C
典型值
最大
TMIN至TMAX
民
最大
单位
测试条件/评论
t
WR
t
AWH
t
CWH
t
CLR
t
CWS1
t
AWS1
t
DS
t
DH
t
CWS2
t
AWS2
120
50
50
200
60
80
50
50
60
120
220
65
100
300
130
180
65
65
150
240
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
满量程范围（ FSR ）为10V单极模式。
保证，但未经生产测试。
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
参见时序图。
指定的值可保证功能。参考其他参数的准确性。
规格若有变更，恕不另行通知
绝对最大额定值（T
A
= +25
°
C除非另有说明）
1, 2, 3
V
DD
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +7 V
数字输入电压至GND （ 2 ） 。 GND -0.5到V
DD
+0.5 V
I
OUT1
, I
OUT2
到GND 。 。 。 。 。 。 。 。 。 。 。 GND -0.5到V
DD
+0.5 V
V
REF
到GND （2） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +25 V
V
RFB
到GND （2） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +25 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +1 V
（功能保证+ 0.5V ）
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
°
C至+150
°
C
引线温度（焊接， 10秒） 。 。 。 。 。 。 +300
°
C
封装功耗额定值为75
°
C
CDIP ， PDIP ， SOIC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 700mW的
减额以上75
°
温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10毫瓦/
°
C
注意事项：
1
条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个
是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护
（ HP5082-2835 ）从输入引脚连接到电源。
3
GND是指AGND和DGND 。
修订版2.00
4
MP7542
地址总线有效
A0 - A1
V
INH
V
INL
t
AWS1
CS
V
INH
V
INL
t
AWS2
WR
t
CWS1
t
AWH
t
CWH
t
WR
t
CWS2
DB3 - DB0
V
INH
V
INL
t
DS
t
DH
数据
总线有效
图1.时序图
MP7542控制输入
A
1
X
X
0
0
0
0
1
1
1
1
A
0
X
X
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
CS
X
1
WR
X
1
0
CLR
0
1
1
1
1
1
1
1
1
1
加载12位DAC寄存器中的低字节， MIDDLE数据
字节， &高字节数据寄存器
加载的边缘高字节数据寄存器，如图
加载的边缘中间字节数据寄存器，如图
MP7542操作
复位DAC 12位的寄存器代码0000 0000 0000
无操作;设备未选择
加载的边缘低字节数据寄存器，如图
适用负载
数据寄存器
在与数据
D
0
- D
3
笔记
1. 1表示逻辑高电平
2. 0表示逻辑低电平
3， X表示不关心
4.
表明低到高转变
5. MSB XXXX XXXX XXXX LSB
高
中间低
字节
字节
字节
6.虽然正向任CS或WR边缘将加载数据寄存器，定时使用WR来优化
锁存数据并通过CS作为装置启动。
表1.真值表
修订版2.00
5
MP7542
5 V CMOS
4位输入， 12位
数位类比转换器
特点
12位DAC， 4 & 8位中的4位并行地址
微处理器或微控制器接口
非线性+1/2 LSB TMIN至TMAX
闭锁免费
低灵敏度输出放大器V
OS
低输出电容
+5 V电源供电
低功耗： 40mW功率最大。
低成本
串行版本： MP7543
概述
该MP7542是一种精密的， 12位CMOS四象限多
合股数位类比转换器设计用于直接接口
到4和8位微处理器。
该MP7542由三个4位寄存器，一个12位DAC
寄存器，地址解码逻辑，和一个12位CMOS乘法
DAC 。数据被加载到数据寄存器中的3个4位的半字节
并随后将其转移到12位DAC寄存器。所有数据
装载或数据传输操作是相同的写
的静态RAM周期。一个明确的输入允许12位DAC稳压
存器被复位为全零。
该MP7542采用先进的薄膜生产上
单片双金属的CMOS制造工艺。独特
解码技术是利用高产优良的精度和
稳定。
该MP7542减少了额外的线性误差，由于
输出放大器偏移量只有330
每毫伏V的偏移与
670
V为标准的R-2R梯形CMOS数模转换器。
简化的框图
V
REF
R
FB
12位乘法DAC
I
OUT1
I
OUT2
AGND
CLR
WR
CS
A0
A1
DB0 （ LSB ）
DB1
DB2
DB3 （MSB）
地址
解码
逻辑
H-字节
数据
注册
M-字节
数据
注册
L-字节
数据
注册
12位DAC寄存器
V
DD
DGND
修订版2.00
1
MP7542
订购信息
包
TYPE
塑料DIP
塑料DIP
SOIC
SOIC
陶瓷DIP
陶瓷DIP
陶瓷DIP
陶瓷DIP
温度
范围
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-40至+85
°
C
-55到+125
°
C
-55到+125
°
C
产品型号
MP7542JN
MP7542KN
MP7542JS
MP7542KS
MP7542AD
MP7542BD
MP7542SD*
MP7542TD*
INL
（ LSB ）
+1
+1/2
+1
+1/2
+1
+1/2
+1
+1/2
DNL
（ LSB ）
+2
+1
+2
+1
+2
+1
+2
+1
增益误差
（ LSB ）
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
+14.5
*联系工厂不符合要求的军事处理
销刀豆网络gurations
见包装科封装尺寸
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
CS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
R
FB
V
REF
V
DD
CLR
DGND
A1
A0
WR
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
CS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
R
FB
V
REF
V
DD
CLR
DGND
A1
A0
WR
16引脚CDIP ， PDIP （ 0.300 “ ）
D16 ， N16
16引脚SOIC （JEDEC ， 0.300 “ ）
S16
OUT引脚定义
PIN号
1
2
3
4
5
6
7
名字
I
OUT1
I
OUT2
AGND
DB3
DB2
DB1
DB0
描述
DAC电流输出。通常
终止于运算放大器。
DAC电流输出。通常
终止于地面。
模拟地
数据输入位3 （MSB）
数据输入2位
数据输入位1
DATA INPUT 0位（ LSB ）
PIN号
8
9
10
11
12
13
14
15
16
名字
CS
WR
A0
A1
DGND
CLR
V
DD
V
REF
R
FB
描述
片选输入
写输入
地址总线输入
地址总线输入
数字地
清除输入
+5 V电源输入
参考输入
DAC反馈电阻
修订版2.00
2
MP7542
电气特性（续）
参数
开关
特征
2, 4
WR脉冲宽度
地址WR保持时间
CS到WR保持时间
CLR脉冲宽度
字节加载， CS到WR设置
加载的字节，地址WR设置
字节加载， WR为数据设置
字节加载， WR到数据保持
DAC装载， CS到WR设置
DAC装载，地址， WR设置
注意事项：
1
2
3
4
5
符号
民
25
°
C
典型值
最大
TMIN至TMAX
民
最大
单位
测试条件/评论
t
WR
t
AWH
t
CWH
t
CLR
t
CWS1
t
AWS1
t
DS
t
DH
t
CWS2
t
AWS2
120
50
50
200
60
80
50
50
60
120
220
65
100
300
130
180
65
65
150
240
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
满量程范围（ FSR ）为10V单极模式。
保证，但未经生产测试。
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
参见时序图。
指定的值可保证功能。参考其他参数的准确性。
规格若有变更，恕不另行通知
绝对最大额定值（T
A
= +25
°
C除非另有说明）
1, 2, 3
V
DD
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +7 V
数字输入电压至GND （ 2 ） 。 GND -0.5到V
DD
+0.5 V
I
OUT1
, I
OUT2
到GND 。 。 。 。 。 。 。 。 。 。 。 GND -0.5到V
DD
+0.5 V
V
REF
到GND （2） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +25 V
V
RFB
到GND （2） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +25 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +1 V
（功能保证+ 0.5V ）
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
°
C至+150
°
C
引线温度（焊接， 10秒） 。 。 。 。 。 。 +300
°
C
封装功耗额定值为75
°
C
CDIP ， PDIP ， SOIC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 700mW的
减额以上75
°
温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10毫瓦/
°
C
注意事项：
1
条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个
是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护
（ HP5082-2835 ）从输入引脚连接到电源。
3
GND是指AGND和DGND 。
修订版2.00
4
MP7542
地址总线有效
A0 - A1
V
INH
V
INL
t
AWS1
CS
V
INH
V
INL
t
AWS2
WR
t
CWS1
t
AWH
t
CWH
t
WR
t
CWS2
DB3 - DB0
V
INH
V
INL
t
DS
t
DH
数据
总线有效
图1.时序图
MP7542控制输入
A
1
X
X
0
0
0
0
1
1
1
1
A
0
X
X
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
CS
X
1
WR
X
1
0
CLR
0
1
1
1
1
1
1
1
1
1
加载12位DAC寄存器中的低字节， MIDDLE数据
字节， &高字节数据寄存器
加载的边缘高字节数据寄存器，如图
加载的边缘中间字节数据寄存器，如图
MP7542操作
复位DAC 12位的寄存器代码0000 0000 0000
无操作;设备未选择
加载的边缘低字节数据寄存器，如图
适用负载
数据寄存器
在与数据
D
0
- D
3
笔记
1. 1表示逻辑高电平
2. 0表示逻辑低电平
3， X表示不关心
4.
表明低到高转变
5. MSB XXXX XXXX XXXX LSB
高
中间低
字节
字节
字节
6.虽然正向任CS或WR边缘将加载数据寄存器，定时使用WR来优化
锁存数据并通过CS作为装置启动。
表1.真值表
修订版2.00
5
QQ：2881677436 复制
