【大规模集成电路的灰度字体引擎MN5572灰度字体引擎I概观在MN5572产生从轮廓（路径）的数据的数】,IC型号MN5572,MN5572 PDF资料,MN5572经销商,ic,电子元器件-51电子网

大规模集成电路的灰度字体引擎

MN5572

灰度字体引擎

I

概观

在MN5572产生从轮廓（路径）的数据的数字和字符，在高速行驶时带阴影的灰度级数据。这

IC包括内置的输入和输出FIFO缓冲器进行高速处理，并提供了三个接口电路，一

32位局部总线， 16位局部总线和PCI总线，使之能在一个宽范围的应用的产品中使用。

注） PCI总线是（美国）的外围组件互连协会的注册商标。

I

特点

灰度级：灰度级的数目可以被设置为2和128之间的任何值。

比特大小：该位大小可以任意设定。

代加工速度：超过20000帧/秒（单个帧是32点32点，平成时

哥特式（日文）的字体被用作样本数据）。

接口规范：本地总线（16位或32位， 33兆赫），PCI总线（ 32位， 33 MHz）的

工作频率： 66兆赫（最大）

工作电源电压： 3.3 V

±

（还支持5 V输入。） 0.3 V

I

应用

高品质字辈的机顶盒，数字电视，车载导航系统等产品。

I

方框图

本地模式

PCI模式

内存

MN5572

只读存储器

网

MN5572

图像

本地总线

PCI总线

桥

中央处理器

主PCI

桥

CPU总线

中央处理器

出版日期： 2001年11月

SDF00008BEM

1

MN5572

I

引脚分配

1.引脚分配在本地32/16模式

ADRS0

VSS

DATA15

DATA14

DATA13

DATA12

VDD

VSS

DATA11

DATA10

DATA9

DATA8

VDD

VSS

DATA7

DATA6

DATA5

DATA4

VDD

VSS

DATA3

DATA2

DATA1

DATA0

北卡罗来纳州

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

北卡罗来纳州

ADRS1

ADRS2

ADRS3

NWE

NCS

NRE

VDD

DATA16

DATA17

DATA18

DATA19

VSS

VDD

DATA20

DATA21

DATA22

DATA23

VSS

VDD

DATA24

DATA25

DATA26

DATA27

VSS

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

北卡罗来纳州

VDD

DATA28

DATA29

DATA30

DATA31

VSS

VDD

等待

nDEVSEL

NSTOP

PAR

nPERR

NSERR

VSS

NRST

VDD

HostClk

VSS

P2VSS

P2VDD

P2TCPOUT

P2NPWD

PLTPDIN

PLNRESET

注） N.C ：无连接。

2

VDD

VSS

IRQ

MINTEST

TESTON

的ifcfg

BUSSEL

CLKSEL2

CLKSEL1

CLKSEL0

MIN5

VDD

点钟

VSS

ICLOCK

VDD

CAPTON

P1VDD

P1VSS

P1TCPOUT

P1SEL2

P1SEL1

P1NPWD

PLTEST

北卡罗来纳州

（ TOP VIEW ）

SDF00008BEM

MN5572

I

引脚分配（续）

2.引脚分配在PCI模式

NCBE0

VSS

AD15

AD14

AD13

AD12

VDD

VSS

AD11

AD10

AD9

AD8

VDD

VSS

AD7

AD6

AD5

AD4

VDD

VSS

AD3

AD2

AD1

AD0

北卡罗来纳州

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

北卡罗来纳州

NCBE1

NCBE2

NCBE3

nIRDY

nFRAME

IDSEL

VDD

AD16

AD17

AD18

AD19

VSS

VDD

AD20

AD21

AD22

AD23

VSS

VDD

AD24

AD25

AD26

AD27

VSS

北卡罗来纳州

VDD

AD28

AD29

AD30

AD31

VSS

VDD

NTRDY

nDEVSEL

NSTOP

PAR

nPERR

NSERR

VSS

NRST

VDD

PCICLK

VSS

P2VSS

P2VDD

P2TCPOUT

P2NPWD

PLTPDIN

PLNRESET

注） N.C ：无连接。

VDD

VSS

IRQ

MINTEST

TESTON

的ifcfg

BUSSEL

CLKSEL2

CLKSEL1

CLKSEL0

MIN5

VDD

点钟

VSS

ICLOCK

VDD

CAPTON

P1VDD

P1VSS

P1TCPOUT

P1SEL2

P1SEL1

P1NPWD

PLTEST

北卡罗来纳州

（ TOP VIEW ）

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

SDF00008BEM

3

MN5572

I

引脚说明

1.本地模式32引脚说明

引脚名称

ICLOCK

HostClk

NRST

ADRS [3：0 ]

NCS

NWE

NRE

DATA [ 31： 16]

DATA [ 15：0]

等待

IRQ

的ifcfg

BUSSEL

CLKSEL [2 ：0]的

PLNRESET

P1NPWD

P1SEL [2： 1]

P2NPWD

点钟

NSERR

nPERR

PAR

NSTOP

nDEVSEL

MINTEST

TESTON

CAPTON

PLTEST

PLTPDIN

P1TCPOUT

P2TCPOUT

MIN5

P1VDD

P2VDD

VDD

I / O

I

I / O

O

I

O

I

O

I

内部工作时钟输入

外部接口时钟输入

硬件复位（低电平有效）

从地址输入主机

芯片从主机选择（低电平有效）

写的主机使能（低电平有效）

阅读来自主机使能（低电平有效）

数据I / O到/从主机（前16位）

数据I / O到/从主机（低16位）

等待输出到主机

中断请求输出到主机

接口模式设定（连接低）

数据总线宽度设置（高通）

内部/外部时钟设置

内部PLL复位（低有效）

低功率模式控制为内部倍频锁相环（低有效）

频率选择内部倍频PLL

低功率模式控制外部相位补偿的PLL （低有效）

未使用

测试（正常操作过程中连接低）。

检测

5 V基准电压源

内部倍频PLL电源（ 3.3 V ）

外部相位补偿PLL电源（ 3.3 V ）

电源（ 3.3 V ）

描述

4

SDF00008BEM

MN5572

I

引脚说明（续）

1.本地模式32引脚说明（续）

引脚名称

P1VSS

P2VSS

VSS

I / O

地

描述

2.本地模式16引脚说明

引脚名称

ICLOCK

HostClk

NRST

ADRS [3：0 ]

NCS

NWE

NRE

DATA [ 31： 16]

DATA [ 15：0]

等待

IRQ

的ifcfg

BUSSEL

CLKSEL [2 ：0]的

PLNRESET

P1NPWD

P1SEL [2： 1]

P2NPWD

点钟

NSERR

nPERR

PAR

NSTOP

nDEVSEL

MINTEST

TESTON

CAPTON

PLTEST

PLTPDIN

I / O

I

I / O

O

I

O

I

内部工作时钟输入

外部接口时钟输入

硬件复位（低电平有效）

从地址输入主机

芯片从主机选择（低电平有效）

写的主机使能（低电平有效）

阅读来自主机使能（低电平有效）

未使用

数据I / O到/从主机（前16位）

等待输出到主机

中断请求输出到主机

接口模式设定（连接低）

数据总线宽度的设定（连接低）

内部/外部时钟设置

内部PLL复位（低有效）

低功率模式控制为内部倍频锁相环（低有效）

频率选择内部倍频PLL

低功率模式控制外部相位补偿的PLL （低有效）

未使用

测试（正常操作过程中连接低）。

描述

SDF00008BEM

5

大规模集成电路的灰度字体引擎

MN5572

灰度字体引擎

I

概观

在MN5572产生从轮廓（路径）的数据的数字和字符，在高速行驶时带阴影的灰度级数据。这

IC包括内置的输入和输出FIFO缓冲器进行高速处理，并提供了三个接口电路，一

32位局部总线， 16位局部总线和PCI总线，使之能在一个宽范围的应用的产品中使用。

注） PCI总线是（美国）的外围组件互连协会的注册商标。

I

特点

灰度级：灰度级的数目可以被设置为2和128之间的任何值。

比特大小：该位大小可以任意设定。

代加工速度：超过20000帧/秒（单个帧是32点32点，平成时

哥特式（日文）的字体被用作样本数据）。

接口规范：本地总线（16位或32位， 33兆赫），PCI总线（ 32位， 33 MHz）的

工作频率： 66兆赫（最大）

工作电源电压： 3.3 V

±

（还支持5 V输入。） 0.3 V

I

应用

高品质字辈的机顶盒，数字电视，车载导航系统等产品。

I

方框图

本地模式

PCI模式

内存

MN5572

只读存储器

网

MN5572

图像

本地总线

PCI总线

桥

中央处理器

主PCI

桥

CPU总线

中央处理器

出版日期： 2001年11月

SDF00008BEM

1

MN5572

I

引脚分配

1.引脚分配在本地32/16模式

ADRS0

VSS

DATA15

DATA14

DATA13

DATA12

VDD

VSS

DATA11

DATA10

DATA9

DATA8

VDD

VSS

DATA7

DATA6

DATA5

DATA4

VDD

VSS

DATA3

DATA2

DATA1

DATA0

北卡罗来纳州

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

北卡罗来纳州

ADRS1

ADRS2

ADRS3

NWE

NCS

NRE

VDD

DATA16

DATA17

DATA18

DATA19

VSS

VDD

DATA20

DATA21

DATA22

DATA23

VSS

VDD

DATA24

DATA25

DATA26

DATA27

VSS

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

北卡罗来纳州

VDD

DATA28

DATA29

DATA30

DATA31

VSS

VDD

等待

nDEVSEL

NSTOP

PAR

nPERR

NSERR

VSS

NRST

VDD

HostClk

VSS

P2VSS

P2VDD

P2TCPOUT

P2NPWD

PLTPDIN

PLNRESET

注） N.C ：无连接。

2

VDD

VSS

IRQ

MINTEST

TESTON

的ifcfg

BUSSEL

CLKSEL2

CLKSEL1

CLKSEL0

MIN5

VDD

点钟

VSS

ICLOCK

VDD

CAPTON

P1VDD

P1VSS

P1TCPOUT

P1SEL2

P1SEL1

P1NPWD

PLTEST

北卡罗来纳州

（ TOP VIEW ）

SDF00008BEM

MN5572

I

引脚分配（续）

2.引脚分配在PCI模式

NCBE0

VSS

AD15

AD14

AD13

AD12

VDD

VSS

AD11

AD10

AD9

AD8

VDD

VSS

AD7

AD6

AD5

AD4

VDD

VSS

AD3

AD2

AD1

AD0

北卡罗来纳州

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

北卡罗来纳州

NCBE1

NCBE2

NCBE3

nIRDY

nFRAME

IDSEL

VDD

AD16

AD17

AD18

AD19

VSS

VDD

AD20

AD21

AD22

AD23

VSS

VDD

AD24

AD25

AD26

AD27

VSS

北卡罗来纳州

VDD

AD28

AD29

AD30

AD31

VSS

VDD

NTRDY

nDEVSEL

NSTOP

PAR

nPERR

NSERR

VSS

NRST

VDD

PCICLK

VSS

P2VSS

P2VDD

P2TCPOUT

P2NPWD

PLTPDIN

PLNRESET

注） N.C ：无连接。

VDD

VSS

IRQ

MINTEST

TESTON

的ifcfg

BUSSEL

CLKSEL2

CLKSEL1

CLKSEL0

MIN5

VDD

点钟

VSS

ICLOCK

VDD

CAPTON

P1VDD

P1VSS

P1TCPOUT

P1SEL2

P1SEL1

P1NPWD

PLTEST

北卡罗来纳州

（ TOP VIEW ）

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

SDF00008BEM

3

MN5572

I

引脚说明

1.本地模式32引脚说明

引脚名称

ICLOCK

HostClk

NRST

ADRS [3：0 ]

NCS

NWE

NRE

DATA [ 31： 16]

DATA [ 15：0]

等待

IRQ

的ifcfg

BUSSEL

CLKSEL [2 ：0]的

PLNRESET

P1NPWD

P1SEL [2： 1]

P2NPWD

点钟

NSERR

nPERR

PAR

NSTOP

nDEVSEL

MINTEST

TESTON

CAPTON

PLTEST

PLTPDIN

P1TCPOUT

P2TCPOUT

MIN5

P1VDD

P2VDD

VDD

I / O

I

I / O

O

I

O

I

O

I

内部工作时钟输入

外部接口时钟输入

硬件复位（低电平有效）

从地址输入主机

芯片从主机选择（低电平有效）

写的主机使能（低电平有效）

阅读来自主机使能（低电平有效）

数据I / O到/从主机（前16位）

数据I / O到/从主机（低16位）

等待输出到主机

中断请求输出到主机

接口模式设定（连接低）

数据总线宽度设置（高通）

内部/外部时钟设置

内部PLL复位（低有效）

低功率模式控制为内部倍频锁相环（低有效）

频率选择内部倍频PLL

低功率模式控制外部相位补偿的PLL （低有效）

未使用

测试（正常操作过程中连接低）。

检测

5 V基准电压源

内部倍频PLL电源（ 3.3 V ）

外部相位补偿PLL电源（ 3.3 V ）

电源（ 3.3 V ）

描述

4

SDF00008BEM

MN5572

I

引脚说明（续）

1.本地模式32引脚说明（续）

引脚名称

P1VSS

P2VSS

VSS

I / O

地

描述

2.本地模式16引脚说明

引脚名称

ICLOCK

HostClk

NRST

ADRS [3：0 ]

NCS

NWE

NRE

DATA [ 31： 16]

DATA [ 15：0]

等待

IRQ

的ifcfg

BUSSEL

CLKSEL [2 ：0]的

PLNRESET

P1NPWD

P1SEL [2： 1]

P2NPWD

点钟

NSERR

nPERR

PAR

NSTOP

nDEVSEL

MINTEST

TESTON

CAPTON

PLTEST

PLTPDIN

I / O

I

I / O

O

I

O

I

内部工作时钟输入

外部接口时钟输入

硬件复位（低电平有效）

从地址输入主机

芯片从主机选择（低电平有效）

写的主机使能（低电平有效）

阅读来自主机使能（低电平有效）

未使用

数据I / O到/从主机（前16位）

等待输出到主机

中断请求输出到主机

接口模式设定（连接低）

数据总线宽度的设定（连接低）

内部/外部时钟设置

内部PLL复位（低有效）

低功率模式控制为内部倍频锁相环（低有效）

频率选择内部倍频PLL

低功率模式控制外部相位补偿的PLL （低有效）

未使用

测试（正常操作过程中连接低）。

描述

SDF00008BEM

5