MM74HCT138 3至8线译码器
1984年2月
修订后的1999年2月
MM74HCT138
3至8行译码器
概述
该MM74HCT138解码器采用先进的硅栅
CMOS技术,并且很适合于存储器地址
解码或数据路由应用。两个电路功能
高抗噪性和通常低功耗
与CMOS电路有关,但有速度compara-
竹叶提取低功耗肖特基TTL逻辑。
该MM74HCT138有3个二进制选择输入(A ,B和
C) 。如果该装置被启用这些输入确定哪个
八通常HIGH输出中的一个将变低。两
主动低一高电平有效使能( G1 , G2A和
G2B )提供,以缓解级联解码器。
解码器“的输出可驱动10低功率肖特基TTL
等效负载和在功能上,相等于销
该74LS138 。所有输入的保护造成的损害
静电放电通过二极管V
CC
和地面。
MM74HCT设备的目的是TTL之间的接口
和NMOS组件和标准的CMOS器件。
这些器件也可用于LS -TTL插件替换
设备,并且可以被用于减少功率消耗
现有的设计。
特点
s
TTL输入兼容
s
典型传播延迟: 20纳秒
s
低静态电流: 80
A
最大( 74HCT系列)
s
低输入电流: 1
A
最大
s
10 LS- TTL负载扇出
订购代码:
订单号
MM74HCT138M
MM74HCT138SJ
MM74HCT138MTC
MM74HCT138N
包装数
M16A
M16D
MTC16
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150 “窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚超薄紧缩小型封装( TSSOP ) , JEDEC MO- 153 , 4.4毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 , 0.300 “宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
引脚分配为DIP , SOIC , SOP和TSSOP
1999仙童半导体公司
DS005362.prf
www.fairchildsemi.com
MM74HCT138
物理尺寸
英寸(毫米),除非另有说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150 “窄
包装数M16A
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com