PEDL9361-01
OKI半导体
ML9361
引脚说明
符号
V
DISP
V
DD
D- GND
L- GND
V
EL
I / O
描述
V
DISP
是电源引脚，阳极驱动电路和恒流源电路。
V
DD
是逻辑电路的电源引脚。
电源的D- GND为接地端子的阳极驱动电路和恒流源电路。
L- GND是接地引脚的逻辑电路。
D- GND和L- GND应LSI的外部进行连接。
OUT1到OUT128输出电流设定电压输入引脚。
电源输入电压，该引脚使能时， V
EL
SEL为高，并禁用时，它是低的。
离开这个引脚开路或输入保证工作范围内的电压。
销，用于选择输出电流调节电压为阳极驱动电路。
微控制器当该引脚为低电平时， LSI的内部电压（ 5V）被选中。
当该引脚为高电平时，在V的输入电压
EL
销被选中。
OUT1到OUT128输出电流设置电阻连接端子。
电阻器
数据传输方向选择信号输入引脚电流调节数据移位寄存器和
脉冲宽度调整数据的移位寄存器。
微控制器当该引脚为低电平时，数据传输开始于PON - 1对PON- 128 。 （N = 15）
当该引脚为高电平时，数据传输开始于PON -128对PON- 1 。 （N = 15）
阳极输出电流调整数据的输入输出管脚。
当
F / R
引脚为低电平时，这些引脚是输入管脚和数据在上升沿被读入
的D- CLK 。当
F / R
引脚为高电平时，这些引脚输出引脚和输出状态
微控制器，在D- CLK的下降沿改变。
或ML9361上
阳极输出电流调整数据的输入输出管脚。
下一阶段
当
F / R
引脚为高电平时，这些引脚是输入管脚和数据在上升沿被读入
的D- CLK 。当
F / R
引脚为低电平时，这些引脚输出引脚和输出状态
在D- CLK的下降沿改变。
连接到
阳极输出脉冲宽度调整数据的输入输出管脚。
当
F / R
引脚为低电平时，这些引脚是输入管脚和数据在上升沿被读入
的D- CLK 。当
F / R
引脚为高电平时，这些引脚输出引脚和输出状态
微控制器，在D- CLK的下降沿改变。
或ML9361上
下一阶段
阳极输出脉冲宽度调整数据的输入输出管脚。
当
F / R
引脚为高电平时，这些引脚是输入管脚和数据在上升沿被读入
的D- CLK 。当
F / R
引脚为低电平时，这些引脚输出引脚和输出状态
在D- CLK的下降沿改变。
阳极输出电流调整数据和阳极输出脉冲宽度调整数据传输
单片机时钟输入引脚（施密特输入）
阳极输出电流调节数据和阳极输出脉冲宽度调整数据锁存
单片机选通脉冲信号输入引脚（施密特输入）
初始化信号的输入引脚。
当该引脚设置为低电平时， LSI进入下面的初始设置状态：
微控制器
移位寄存器和输出锁存器输出：所有的“低”
所有阳极驱动信号输出： “高阻抗”
输入引脚阳极驱动信号输出控制信号。
微控制器
当该引脚为低电平时，所有的阳极驱动信号输出为高阻态。
输入引脚阳极驱动信号输出控制信号（施密特输入） 。
微控制器
当该引脚为高电平时，所有的阳极驱动信号输出恒定的电流输出。
输入引脚阳极驱动信号输出控制信号（施密特输入） 。
微控制器
当该引脚为高电平时，阳极驱动信号输出都为低电平。
输入引脚阳极驱动信号输出控制信号。
微控制器用于设置阳极驱动信号输出状态在那个是OFF，或低或时间
加上A0 HZ ，PL，和阳极输出脉冲宽度的组合，高阻抗
调整数据。
输入引脚阳极驱动信号输出控制信号。
微控制器用于设定在时刻阳极驱动信号输出条件，即点是OFF，或者
与关HZ ，PL，和阳极输出脉冲的组合，低或高阻抗
宽度调整数据。
输入引脚阳极驱动信号输出控制信号（施密特输入） 。
微控制器用于设定在时刻阳极驱动信号输出条件，即点是OFF，或者
与关HZ ， A0 HZ与阳极输出脉冲的组合，低或高阻抗
宽度调整数据。
单片机阳极输出脉冲宽度调节时钟输入引脚（施密特输入） 。
有机EL
阳极驱动信号输出引脚有机EL 。
阳极
—
I
V
EL
SEL
R- ADJ
F / R
I
I
I
IADJ0-I/O
IADJ1-I/O
IADJ0-O/I
IADJ1-O/I
PADJ0-I/O
PADJ1-I/O
PADJ2-I/O
PADJ3-I/O
PADJ0-O/I
PADJ1-O/I
PADJ2-O/I
PADJ3-O/I
D- CLK
机顶盒
RESET
I / O
O / I
I / O
O / I
I
I
I
HZ
所有的H
所有L个
I
I
I
关HZ
I
A0 HZ
I
PL
A- CLK
OUT 1至
128
I
I
O
3/19
QQ：2880707522 复制
