OKI半导体
ML70512
蓝牙基带控制器IC
FEDL70512-04
发行日期：
九月
2, 2003
概述
该ML70512是CMOS数字IC在2.4 GHz频段的蓝牙系统。该IC集成了
ARM7TDMI作为CPU核心，具有高度可扩展的体系结构，以及支持的接口，适用于各种
的应用程序。由于ML70512已安装Oki的蓝牙协议栈软件，当IC被用在
与蓝牙RF收发器集成电路的同时，数据/语音通信是可能的，同时保持
互联互通与其他蓝牙系统。
特点
符合蓝牙规范（了Ver.1.1 ）
设计用于与RF - LSI的接口连接，如冲电气射频-LSI界面（ ML7050 ， ML70561 ），则
SKYWORKS射频-LSI界面（ CX72303 ）或BROADCOM射频-LSI界面（ BCM2002X ） ，其功能
作为蓝牙RF -LSI接口
高速，低功耗的ARM7TDMI
TM
安装为CPU芯
安装 PCM- CVSD编码转换器，可提供使用噪声滤波器的高品质语音
根据蓝牙工作模式中灵活的电源管理模式，低功耗
分离
信号提供改变到省电模式（STOP ），并返回请求到正常模式的控制。
UART接口对应波特率高达921.6 kbps的
I
2
C总线接口提供访问到EEPROM或PCM-编解码器
Selactable 12兆赫， 13兆赫，或16MHz的系统时钟
可选的32 kHz或32.768 kHz的为LPO时钟
内置编程ROM消除了外部ROM / FLASH
软件包有两种类型可供选择：
83引脚WCSP的ML70512HB
84引脚BGA的ML70512LA
ARM ， ARM7TDMI和Thumb是ARM的注册公司，英国的商标。
Bluetooth是Bluetooth SIG ， Inc.所有，并授权给冲电气工业的商标。
本文所含信息如有更改，恕不由于产品正在开发中被通知。
1/29
FEDL70512-04
OKI半导体
ML70512
特定网络阳离子
过程
包
0.16
m
CMOS（ 5层金属线）
83引脚WCSP （P - VFLGA83-6.22 × 6.22-0.50瓦）
（尺寸： 6.22毫米
×
6.22 mm
×
0.48毫米;引脚间距0.50 MM）
84引脚BGA （ P- LFBGA84-0909-0.80 ）
（尺寸： 9毫米
×
9 mm
×
1.5毫米;引脚间距： 0.80毫米）
23.4毫安（ 24 MHz工作频率）
2.70至3.6 V的输入输出， 1.65 1.95 V的内部电路
24兆赫
384 KB （对于ARM程序）
72 KB
12兆赫， 13兆赫或16兆赫（系统时钟）
32 kHz或32.768 kHz的（ LPO时钟）
OKI RF- LSI接口（ ML7050 ， ML70561 ）
SKYWORKS RF- LSI接口（ CX72303 ）
BROADCOM RF- LSI接口（ BCM2002X ）
UART接口（高达921.6 Kbps）的
通用I / O接口（位0和1被用作一个引脚用于I
2
C总线
接口
根据已安装的软件）
PCM接口（PCM线性/ A律/ μ律可以选择）
DETACH接口
16位自动重载定时器（ 1路）
18位自动重载定时器（ 3通道）
11原因
晶体振荡器电路（ 12兆赫， 13兆赫或16兆赫， 32 kHz或32.768
千赫）
内部PLL
电源电流
工作电压范围
工作频率
内置ROM大小
内装RAM大小
输入时钟
RF- LSI接口
安装界面
计时器
中断控制器
时钟控制电路
2/29
FEDL70512-04
OKI半导体
ML70512
引脚布局
ML70512HB ： 83引脚WCSP （P - VFLGA83-6.22
×
6.22-0.50-W)
GND
10
SCLKO
CORE
VDD
PCM
OUT
GND
CORE
VDD
VDD
PCM
SYNC
PCM
CLK
GND
CORE
VDD
CIO5
PCMIN
GND
CIO0
（ SCL ）
VDD
CORE
VDD
CIO1
（SDA）
GND
CIO4
RTS
RFSEL2
GND
9
GND
CIO3
罪
RFSEL0 GND
CORE
VDD
8
ClO 2 RFSEL1
DETACH RESET
GND SCLKN
VDD
GND
7
SFRQ CIO6
SEL1
6
CTS AGND0 SCLKP
AVDD0 AGND0
CORE
VDD
GND
5
SOUT
PLL-
CLK
PLL-
POW
LVDD
RSSI
_clk
CORE
VDD
GND
GND
GND
SFRQ
SEL0
VDD
4
AVDD1 AGND1 AVDD0
PLL AVDD1 AGND1
LOCK
VDD
GND
CORE
VDD
PLL-
数据
3
PLL-
关闭
2
RX ±
POW PLL_PS GND
RXD
RSSI
CORE
VDD
GND
TX ±
POW PLL_LE TXD
1
VDD
SCLK
VDD XC32KN SEL XC32KP
A
B
C
D
E
F
G
H
J
K
顶视图
3/29
FEDL70512-04
OKI半导体
ML70512
ML0512LA ： 84引脚BGA （ P- TFBGA84-0909-0.80 ）
GND
10
CORE
AVDD1 AGND1 AVDD0 AGND0 SCLKN
RESET
RFSEL0 VDD RFSEL2
VDD
GND
CIO4
CTS
RTS
CIO2
XC32KP AVDD1 AGND1 AGND0 GND
9
VDD
8
SCLK
XC32KN SEL AVDD0
VDD
SFRQ
SEL0
VDD
RSSI
CORE
VDD SCLKP
分离
RFSEL1 GND
CIO0
（ SCL ）
CIO5
GND
7
核心CIO1
VDD （SDA）
GND
VDD
CORE
VDD
PCM
SYNC
CORE
VDD
GND
CORE
VDD
6
GND
PLL
LOCK
GND
RXD
5
PCMIN GND
PCMCLK PCM
OUT
VDD
NC
CIO6
SFRQ
SEL1
罪
CORE
VDD SCLKO
GND
CORE
VDD
CIO3
NC
GND
TXD
4
GND
PLL_LE PLL_PS PLL_
数据
3
TX ±
POW
2
RX ±
POW
PLL-
关闭
RSSI
CLK
PLL-
CLK
LVDD
VDD
PLL-
POW
1
GND
SOUT
GND
GND
VDD
A
B
C
D
E
F
G
H
J
K
顶视图
4/29
OKI半导体
ML70512
蓝牙基带控制器IC
FEDL70512-04
发行日期：
九月
2, 2003
概述
该ML70512是CMOS数字IC在2.4 GHz频段的蓝牙系统。该IC集成了
ARM7TDMI作为CPU核心，具有高度可扩展的体系结构，以及支持的接口，适用于各种
的应用程序。由于ML70512已安装Oki的蓝牙协议栈软件，当IC被用在
与蓝牙RF收发器集成电路的同时，数据/语音通信是可能的，同时保持
互联互通与其他蓝牙系统。
特点
符合蓝牙规范（了Ver.1.1 ）
设计用于与RF - LSI的接口连接，如冲电气射频-LSI界面（ ML7050 ， ML70561 ），则
SKYWORKS射频-LSI界面（ CX72303 ）或BROADCOM射频-LSI界面（ BCM2002X ） ，其功能
作为蓝牙RF -LSI接口
高速，低功耗的ARM7TDMI
TM
安装为CPU芯
安装 PCM- CVSD编码转换器，可提供使用噪声滤波器的高品质语音
根据蓝牙工作模式中灵活的电源管理模式，低功耗
分离
信号提供改变到省电模式（STOP ），并返回请求到正常模式的控制。
UART接口对应波特率高达921.6 kbps的
I
2
C总线接口提供访问到EEPROM或PCM-编解码器
Selactable 12兆赫， 13兆赫，或16MHz的系统时钟
可选的32 kHz或32.768 kHz的为LPO时钟
内置编程ROM消除了外部ROM / FLASH
软件包有两种类型可供选择：
83引脚WCSP的ML70512HB
84引脚BGA的ML70512LA
ARM ， ARM7TDMI和Thumb是ARM的注册公司，英国的商标。
Bluetooth是Bluetooth SIG ， Inc.所有，并授权给冲电气工业的商标。
本文所含信息如有更改，恕不由于产品正在开发中被通知。
1/29
FEDL70512-04
OKI半导体
ML70512
特定网络阳离子
过程
包
0.16
m
CMOS（ 5层金属线）
83引脚WCSP （P - VFLGA83-6.22 × 6.22-0.50瓦）
（尺寸： 6.22毫米
×
6.22 mm
×
0.48毫米;引脚间距0.50 MM）
84引脚BGA （ P- LFBGA84-0909-0.80 ）
（尺寸： 9毫米
×
9 mm
×
1.5毫米;引脚间距： 0.80毫米）
23.4毫安（ 24 MHz工作频率）
2.70至3.6 V的输入输出， 1.65 1.95 V的内部电路
24兆赫
384 KB （对于ARM程序）
72 KB
12兆赫， 13兆赫或16兆赫（系统时钟）
32 kHz或32.768 kHz的（ LPO时钟）
OKI RF- LSI接口（ ML7050 ， ML70561 ）
SKYWORKS RF- LSI接口（ CX72303 ）
BROADCOM RF- LSI接口（ BCM2002X ）
UART接口（高达921.6 Kbps）的
通用I / O接口（位0和1被用作一个引脚用于I
2
C总线
接口
根据已安装的软件）
PCM接口（PCM线性/ A律/ μ律可以选择）
DETACH接口
16位自动重载定时器（ 1路）
18位自动重载定时器（ 3通道）
11原因
晶体振荡器电路（ 12兆赫， 13兆赫或16兆赫， 32 kHz或32.768
千赫）
内部PLL
电源电流
工作电压范围
工作频率
内置ROM大小
内装RAM大小
输入时钟
RF- LSI接口
安装界面
计时器
中断控制器
时钟控制电路
2/29
FEDL70512-04
OKI半导体
ML70512
引脚布局
ML70512HB ： 83引脚WCSP （P - VFLGA83-6.22
×
6.22-0.50-W)
GND
10
SCLKO
CORE
VDD
PCM
OUT
GND
CORE
VDD
VDD
PCM
SYNC
PCM
CLK
GND
CORE
VDD
CIO5
PCMIN
GND
CIO0
（ SCL ）
VDD
CORE
VDD
CIO1
（SDA）
GND
CIO4
RTS
RFSEL2
GND
9
GND
CIO3
罪
RFSEL0 GND
CORE
VDD
8
ClO 2 RFSEL1
DETACH RESET
GND SCLKN
VDD
GND
7
SFRQ CIO6
SEL1
6
CTS AGND0 SCLKP
AVDD0 AGND0
CORE
VDD
GND
5
SOUT
PLL-
CLK
PLL-
POW
LVDD
RSSI
_clk
CORE
VDD
GND
GND
GND
SFRQ
SEL0
VDD
4
AVDD1 AGND1 AVDD0
PLL AVDD1 AGND1
LOCK
VDD
GND
CORE
VDD
PLL-
数据
3
PLL-
关闭
2
RX ±
POW PLL_PS GND
RXD
RSSI
CORE
VDD
GND
TX ±
POW PLL_LE TXD
1
VDD
SCLK
VDD XC32KN SEL XC32KP
A
B
C
D
E
F
G
H
J
K
顶视图
3/29
FEDL70512-04
OKI半导体
ML70512
ML0512LA ： 84引脚BGA （ P- TFBGA84-0909-0.80 ）
GND
10
CORE
AVDD1 AGND1 AVDD0 AGND0 SCLKN
RESET
RFSEL0 VDD RFSEL2
VDD
GND
CIO4
CTS
RTS
CIO2
XC32KP AVDD1 AGND1 AGND0 GND
9
VDD
8
SCLK
XC32KN SEL AVDD0
VDD
SFRQ
SEL0
VDD
RSSI
CORE
VDD SCLKP
分离
RFSEL1 GND
CIO0
（ SCL ）
CIO5
GND
7
核心CIO1
VDD （SDA）
GND
VDD
CORE
VDD
PCM
SYNC
CORE
VDD
GND
CORE
VDD
6
GND
PLL
LOCK
GND
RXD
5
PCMIN GND
PCMCLK PCM
OUT
VDD
NC
CIO6
SFRQ
SEL1
罪
CORE
VDD SCLKO
GND
CORE
VDD
CIO3
NC
GND
TXD
4
GND
PLL_LE PLL_PS PLL_
数据
3
TX ±
POW
2
RX ±
POW
PLL-
关闭
RSSI
CLK
PLL-
CLK
LVDD
VDD
PLL-
POW
1
GND
SOUT
GND
GND
VDD
A
B
C
D
E
F
G
H
J
K
顶视图
4/29
QQ：2881677436 复制
