半导体
ML670100
冲电气公司的高性能CMOS 32位单片机
第2版
八月， 1999
概述
该ML670100是一款高性能32位微控制器结合了基于RISC的32位CPU内核 -
在ARM7TDMI
TM
- 内存和外设等电路，定时器，串行端口，以及模拟 -
数字转换器。此片上外设组合的32位数据处理，内置存储器，并
使其成为理想的控制设备同时需要高速度和高功能性。外部
存储器控制器支持直接连接到存储器和外围设备，用于将更加
功能。
特点
工作电压
2.7至3.6V
工作频率为25MHz最大（ 3.0 3.6V ）
片上存储器
-ROM ： 128千字节
-RAM ： 4千字节
I / O功能
I / O端口： 8比特× 9 ， I / O的方向在比特级别指定
定时器
- 灵活的定时器（ 16位多功能与六个信道的定时器）
选择操作模式：自动重装定时器，比较器输出，PWM
和捕获
与WDT功能 - 时基计数器
串行端口
酮异步串口（ UART）与波特率发生器
- 两个时钟同步串行端口
A至D转换器
-8位分辨率的A至D转换器， 8个模拟输入端口
打断
- 支持28个中断源：9的外部和内部的19
调节器
8个优先级为每个源-Choice
外部存储器
向ROM ， SRAM，DRAM和外围设备 - 直接连接
调节器
- 支持四家银行：两个用于ROM ， SRAM和I / O设备和两个用于
DRAM
- 用户可配置的总线宽度（ 8/16位） ，然后等待控制等
用于访问存储器和外部设备的参数
时钟发生器
- 内置晶体振荡电路和锁相环
用于调整操作时钟频率-Choice的分频比（1/1 ，1/2， 1/4）
匹配处理的负荷
包
144引脚LQFP封装（ LQFP144 -P - 2020-0.50 -K ）
ARM Powered徽标是ARM Limited的注册商标。 ARM7TDMI是ARM Limited的商标。
本文所含信息如有更改，恕不另行通知，由于产品和/或技术我
的不断改进。
负逻辑的信号名称本数据表被更改，以nXXX的XXX 。
1 / 27
半导体
框图
ML670100
TDI *
TDO *
nTRST信号*
TMS *
TCK *
DBGEN *
DBGRQ *
DBGACK *
ARM7TDMI
4千字节
内存
核心地址总线
核心数据总线（ 32B ）
NRST
NEA
DBSEL
TEST
VDD
GND
AVDD
AGND
128千字节
ROM的
国内
公共汽车
调节器
外部存储器
控制器（ XMC ）
XA23-16*
XA15-1
nLB/XA0
XD15-8*
XD7-0
nCS0
NRD
nWRE / nWRL
nXWAIT *
nCS1*
NHB / nWRH *
nRAS1*
NWH / nCASH *
nRAS0*
NCAS / nCASL *
NWL / NWE *
nBREQ *
nBACK *
时基
发电机
（ TBG ）
TMIN / TMOUT [5： 0] *
TMCLK [1： 0] *
打断
调节器
（ INT ）
nEFIQ
nEIR [7： 0] *
灵活的
定时器
外围数据总线16b）的
外设地址总线
模拟 - 数字
变流器
器（ADC）
VREF
人工智能[7：0 ]
ASI_TXD *
ASI_RXD *
CSI1_TXD*
CSI1_RXD*
CSI1_SCLK*
CSI0_TXD*
CSI0_RXD*
CSI0_SCLK*
异步
串行接口
（ ASI ）
时钟
同步
接口
（ CSI0和CSI1 ）
时钟
控制
OSC0
OSC1
CLKOUT
FSEL
PLLEN
VCOM
I / O端口
PIO8 [7 ：0]的
PIO7 [7 ：0]的
PIO6 [7 ：0]的
PIO5 [7 ：0]的
PIO4 [7 ：0]的
PIO3 [7 ：0]的
PIO 2 [7 ：0]的
PIO1 [7 ：0]的
星号表示aresecondary的I / O端口的功能信号。
括号表示位范围。
2 / 27
PIO0 [7 ：0]的
半导体
引脚说明
信号
名字
地址XA23 -
公共汽车
XA16
XA15 -
XA0
数据总线XD15 -
XD8
XD7- -XD0
公共汽车
nCS0
控制NCS1
信号的
NRD
nWRL
nWRH
TYPE
I / O方向说明
产量
产量
ML670100
这些位外部地址总线23-16 。他们代表
辅助功能的I / O端口PIO0 [7 ： 0 ] 。
这些位15 - 外部地址总线的位0。
nWRE
NLB
NHB
nRAS0
nRAS1
nCASL
nCASH
NWE
NCAS
NWH
NWL
nXWAIT
双向这些位的外部数据总线15-8 。他们代表
辅助功能的I / O端口PIO1 [7 ： 0 ] 。
双向这些位的外部数据总线7-0 。
产量
这个输出是片选信号，对银行0 。
产量
这个输出是片选信号，银行1。它代表了
二次函数的I / O端口PIO 2 [6] 。
产量
这个输出是用于SRAM组（ 0和1）的读出信号。
产量
这个输出是写使能信号低的SRAM银行（ 0
和1）。
产量
该输出写使能信号高的SRAM银行（ 0
和1）。它代表了一个次要功能的I / O端口
PIO2[5].
产量
该输出写使能信号， SRAM银行（ 0
1).
产量
这个输出是用于SRAM银行低字节选择信号（ 0
和1）。
产量
这个输出是用于SRAM银行高字节选择信号（ 0
和1）。它代表了一种辅助功能， I / O端口PIO 2 [5] 。
产量
这个输出是行地址选通信号银行2 。
它代表了一种辅助功能， I / O端口PIO 2 [ 2 ] 。
产量
这个输出是行地址选通信号，用于银行3 。
它代表了一种辅助功能， I / O端口PIO 2 [4 ] 。
产量
该输出列地址选通低信号
DRAM库（2和3）。它代表了一个次要功能为
I / O端口PIO 2 [1 ] 。
产量
该输出列地址选通高信号
DRAM库（2和3）。它代表了一个次要功能为
I / O端口PIO 2 [ 3 ] 。
产量
此输出的写使能信号，用于DRAM库（2和
3）。它代表了一种辅助功能， I / O端口PIO2 [0 ] 。
产量
这个输出是列地址选通信号，用于DRAM的
银行（2和3）。它代表了一个次要功能的I / O端口
PIO2[1].
产量
这个输出的写使能信号高的DRAM银行
（2和3）。它代表了一个次要功能的I / O端口
PIO2[3].
产量
这个输出是写入DRAM的银行启用低信号（ 2
和3）。它代表了一种辅助功能， I / O端口PIO2 [0 ] 。
输入
该输入引脚控制插入等待周期。它代表了
辅助功能的I / O端口PIO2 [ 7 ] 。
4 / 27
半导体
引脚说明（续）
输入信号名称I / O方向
公共汽车
nBREQ
输入
控制
信号nBACK
产量
ML670100
描述
该输入是来自外部设备的总线请求信号。
它代表了一种辅助功能， I / O端口PIO7 [6 ] 。
这个输出是一个确认信号给一个总线请求信号
从外部装置。它代表了一个次要功能为
I / O端口PIO7 [7 ] 。
Interru- nEFIQ
输入
该输入是外部快速中断请求（ FIQ ） 。当
PT的
接受该请求被处理为FIQ异常。
nEIR [7 ：0]的
输入
这种输入是外部中断请求。他们代表
辅助功能的I / O端口PIO3 [7 ： 0 ] 。
定时器TMIN [5：0 ]
输入
这些引脚可以用作捕获触发输入引脚灵活
定时器通道捕获模式5-0 。他们所代表的二次
对于I / O PIO4端口功能[ 5 ： 0 ] 。
TMOUT [5： 0]输出
这些引脚作为输出引脚灵活的定时器通道
5-0在比较输出或PWM模式。他们代表
辅助功能的I / O端口PIO4 [5： 0 ] 。
TMCLK [1： 0]输入
这些引脚可以作为灵活的定时器通道1和0的时钟
输入引脚。他们代表了我二次函数/ O端口
PIO4 [7：6 ] 。
串行ASI_TXD
产量
这个输出是用于异步串行发送数据
端口
界面。它代表了一个次要功能的I / O端口
PIO5[7].
ASI_RXD
输入
该输入的接收数据的异步串行
界面。它代表了一个次要功能的I / O端口
PIO5[6].
CSI0_TXD输出
这个输出是用于时钟同步的发射数据
串行接口0。它代表了我二次函数/ O
PIO5端口[2]。
CSI0_RXD输入
该输入接收的时钟同步串行数据
接口0。它代表了一个辅助功能的I / O端口
PIO5[1].
CSI0_SCLK双向此引脚接受/提供时钟信号的时钟
同步串行接口0，它代表了二级
功能I / O端口PIO5 [0 ] 。
CSI1_TXD输出
这个输出是用于时钟同步的发射数据
串行接口1。它代表了我二次函数/ O
PIO5端口[5]。
CSI1_RXD输入
该输入接收的时钟同步串行数据
接口1.它代表了辅助功能的I / O端口
PIO5[4].
CSI1_SCLK双向此引脚接受/提供时钟信号的时钟
同步串行接口1。它代表了二级
功能I / O端口PIO5 [ 3 ] 。
5 / 27
QQ：2880707522 复制
