1996年8月
ML65244/ML65L244*
高速双四缓冲器/线路驱动器
概述
该ML65244和ML65L244都非反相双路四
缓冲/线路驱动器。较高的工作频率（ 50MHz的
找到一个50pF的负载）和低传输延迟
（ ML65244 - 1.7ns ， ML65L244 - 为2ns ），使其非常适合
非常高速的应用程序，例如处理器总线
缓冲和高速缓存和主存储器的控制。
这些缓冲器采用了独特的模拟实施
消除固有的传统数字设计的延迟。
肖特基钳位下冲和过冲减少，以及特殊
输出驱动电路限制地反弹。该ML65244
和ML65L244符合引脚排列和功能
行业标准FCT244并且意为
应用中的传播延迟是关键的
系统设计。
注：这部分是以前的编号ML6582 。
特点
s
低传播延迟 - 1.7ns ML65244
2.0ns ML65L244
s
快速双4位有三态TTL电平的缓冲/线路驱动器
在输出能力（两个4位部分）
s
TTL兼容的输入和输出电平
s
肖特基二极管钳位在所有输入处理
下冲和过冲
s
板载肖特基二极管的噪声降至最低
s
0降低输出摆幅 - 4.1伏特
s
地面反弹控制的输出，通常小于
超过400mV的
s
行业标准FCT244型引出线
s
应用包括高速缓冲存储器，主
存储器，处理器总线缓冲和图形卡
框图
*本产品已经停产
VCC
20
VCC
2G 19
1G 1
姚
18
BO
17
YA1
16
B1
15
YA2
14
B2
13
YA3
12
B3
11
10
GND
2
AO
3
YBO
4
A1
5
YB1
6
A2
7
YB2
8
A3
9
YB3
1
ML65244/ML65L244
引脚配置
20引脚SOIC ， QSOP
1G
A0
YB0
A1
YB1
A2
YB2
A3
YB3
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
2G
YA0
B0
YA1
B1
YA2
B2
YA3
B3
顶视图
引脚说明
名字
Ai
YAI
Bi
YBI
1G
2G
GND
V
CC
I / O
I
O
I
O
I
I
I
I
描述
数据总线
数据总线
数据总线B
数据总线B
输出使能数据总线
输出使能数据总线B
信号地
+ 5V电源
功能表
1G/2G
H
L
L
L =逻辑低
H =逻辑高
X =无关
Z =高阻抗
AI /双
X
L
H
艾/ YBI
Z
L
H
绝对最大额定值
V
CC ...............................................................................
-0.3V至7V
直流输入电压................................ -0.3到V
CC
+ 0.3V
AC输入电压（ <为20ns ） ........................................ -3.0V
直流输出电压............................. -0.3到V
CC
+ 0.3V
输出吸收电流（每针） ................................ 120毫安
存储温度................................ -65℃ 150℃
结温.............................................. 150 °
热阻抗（ θ
JA
)
SOIC ................................................. .............. 96 ° C / W
QSOP ................................................. ........... 100 ° C / W
2
ML65244/ML65L244
电气特性
符号
参数
除非另有说明，这些规范适用于： V
CC
= 5.0
±
5 ％V ，T
A
= 0℃至70℃（注1 ） 。
条件
民
典型值
最大
单位
AC电气特性
(C
负载
= 50pF的，R
负载
= 500)
t
PLH
, t
PHL
传播延迟
艾地亚伊，毕于YBI （注2 ）
ML65244
ML65L244
t
OE
t
OD
C
IN
输出使能时间
1G, 2G
以艾/ YBI
输出禁止时间
1G, 2G
以艾/ YBI
输入电容
8
1.4
1.6
10
1.7
2.0
15
10
ns
ns
ns
ns
pF
DC电气特性
(C
负载
= 50pF的，R
负载
=
∞)
V
IH
V
IL
I
IH
输入高电压
输入低电压
输入高电流
逻辑高
逻辑低
每个引脚，V
IN
= 3V
ML65244
ML65L244
I
IL
输入低电平电流
每个引脚，V
IN
= 0
ML65244
ML65L244
I
高阻
I
OS
V
IC
V
OH
V
OL
V
关闭
三态输出电流V
CC
= 5.25V ， 0 < V
IN
＆ LT ; V
CC
短路电流
输入钳位电压
输出高电压
输出低电压
V
IN
– V
OUT
每个缓冲区
V
CC
= 5.25V, V
O
= GND
（注3）
V
CC
= 4.75V ，我
IN
= 18毫安
V
CC
= 4.75V ，我
OH
= 100A
（注4 & 5 ）
V
CC
= 4.75V ，我
OL
= 25毫安
（注4 & 5 ）
V
CC
= 4.75V （注4 ）
ML65244
ML65L244
I
CC
注1 ：
注2 ：
注3 ：
注4 ：
注5 ：
2.0
0.8
0.5
0.3
2.4
0.8
1.5
0.5
3.5
1.0
5
–60
–0.7
2.4
0.6
0
0
100
200
55
200
300
80
–225
–1.2
V
V
mA
mA
mA
mA
A
mA
V
V
V
mV
mV
mA
静态功耗
电源电流
V
CC
= 5.25V ，频率= 0Hz时，
输入/输出打开
限制由100 ％的测试，取样或相关性最差情况测试条件保证。
一号线开关，见图3 ，T
PLH
, t
PHL
对C
L
.
不超过一个输出应当短路超过一秒钟。
这是一个真实的模拟缓冲区。在线性区时，输出与偏差（Ⅴ跟踪输入
关闭
） 。对于V
OH
, V
IN
= 2.7V.
V
OH MIN
包括V
关闭
。对于V
OL
, V
IN
= 0V, V
OL MAX
包括V
关闭
参见图2我
OH
与V
OH
我
OL
与V
OL
数据。
t
R
, t
F
≤
4ns
3V
输入
0V
3V
产量
0V
1.5V
1.5V
t
PLH
1.5V
1.5V
t
PHL
3
ML65244/ML65L244
CH1 1.00V
CH2 1.00V
10.0ns
CH1 1.00V
CH2 1.00V
10.0ns
74FCT244
+20
0
–20
–40
I
OH
（MA ）
–60
–80
–100
–120
–140
–160
–180
–200
0.5
1.0
V
OL
(V)
1.5
2.0
2.5
ML65244
图1.地面弹跳比较，四路输出切换到50pF的负载。
220
200
180
160
I
OL
（MA ）
140
120
100
80
60
40
20
0
0.0
2.5
3.0
V
OH
(V)
3.5
4.0
图2a。典型的V
OL
与我
OL
对于一个缓冲区输出。
3.0
210
图2b 。典型的V
OH
与我
OH
对于一个缓冲区输出。
150pF
2.5
ML65L244
2.0
ML65244
1.5
190
100pF
170
75pF
50pF
I
CC
（MA ）
t
pd
（纳秒）
150
130
110
90
30pF
1.0
0.5
70
0.0
30
50
75
负载电容（PF ）
100
150
50
10
20
30
40
50
60
70
80
90
频率（MHz）
图3.传输延迟（T
PLH
, t
PHL
）与负载
电容，一个输出开关。
图4.我
CC
与频率的各种负载
电容，四路输出开关。
4
ML65244/ML65L244
功能说明
该ML65244和ML65L244是非常高的速度非
反相缓冲器/线路驱动器，具有三态输出这
非常适用于面向总线的应用。他们
通过使用模拟提供低传输延迟
设计方法（高速单位增益缓冲器），如
相比于传统的数字方法。该
ML65244和ML65L244按照引脚排列和
行业标准FCT244一系列的功能
缓冲器/线路驱动器，并且旨在将其替换在
设计中，如果传播延迟的一个关键部分
该系统的设计考虑。该ML65244和
ML65L244能够驱动负载电容
数倍于它们的输入电容较大。他们是
构造成使得艾输入去艾输出，以
A面输出使能控制所
1G.
同样，
2G
控制碧输入该进入YBI输出。
这些单位增益缓冲器模拟实现低传播
延迟由具有输出跟随输入用小
抵消。输出上升和下降时间将密切配合
这些输入波形。所有的输入和输出有
肖特基钳位二极管来处理冲或上冲
噪声抑制未终止应用程序。所有
输出具有接地反弹抑制（典型
<为400mV ） ，几乎高驱动输出能力
即时响应于所述输入信号，并且低
输出偏斜。
在我
OL
缓冲器/线路驱动器的电流驱动能力是
经常被解释为它的吸入电流能力的度量
在动态感。这可能会为CMOS缓冲器是真的/
线驱动器，但它并不是真正的ML65244和
ML65L244 。这是因为它们的漏极和源极电流
能力取决于之间的电压差
输出和输入。该ML65244可以吸收或源
100mA以上的负载时，负载切换
由于这样的事实，在转换过程中，所不同的
在输入和输出之间的大。我
OL
只
显著作为DC规范，并为25mA 。
建筑描述
到现在为止，缓冲/线路驱动器已在实施
CMOS逻辑，并提出要通过TTL的大小兼容
适当的输入设备。为了缓冲大
电容与CMOS逻辑，有必要级联
偶数个反相器，每个连续的逆变器
不是前面的，最终导致逆变较大
这将推动在所要求的负载电容
所需的频率。每个逆变器级代表
在浇注过程中附加的延迟，因为为了使
单栅切换，输入必须杀死一半以上
电源电压。这些CMOS缓冲器最好有
管理驱动50pF的负载电容与一个延迟
3.2ns 。微型线性制作了双四缓冲器/线路
驱动器，具有通过使用独特的延迟小于1.7ns
电路结构，这并不需要级联逻辑
城门。该ML65244采用反馈技术
产生下面的输入的输出。如果输出
电压不被关闭到输入端，则反馈
电路将源出或吸入足够的电流负载
电容来校正偏差。
VCC
R8
Q1
Q2
R7
R2
OUT
Q4
Q6
R3
R1
IN
R4
Q3
R5
Q5
Q7
R6
GND
图5.一个缓冲的ML65244细胞
5
QQ：2881677436 复制
