1997年3月
ML6510*
系列可编程自适应
时钟管理器（吃豆 ）
概述
该ML6510 （超级吃豆 ）是一个可编程
自适应时钟管理器，它提供了一个理想的解决方案
在管理高速同步时钟分配
下一代高速个人计算机和
工作站的系统设计。它提供8通道
去歪斜缓冲区自适应补偿时钟偏移
仅使用一个单一的跟踪。输入时钟可以是
TTL和PECL ，由控制寄存器中的位选择。
频率乘法或除法，可以使用
M&N分压比，频率上限的范围内。
0.5X ， 1X，2X和4X时钟可以很容易地实现。
所述ML6510使用低抖动PLL，具有实施
片上的环路滤波器。该ML6510偏移校正，自适应缓冲器
弥补在PC板上的时钟脉冲相位差。内部
歪斜检测电路用于检测所引起的歪斜
PCB走线和负载的延迟。所述感测是通过做
从负载检测反射和偏斜
通过一个独特的相位控制延迟自适应校正
电路，以提供低负荷至加载歪斜，在所述的端部
PCB走线。此外，该ML6510支持PECL电
参考时钟输出用于使用在时钟的产生
树木以最小的一部分，对部分歪斜。该芯片配置
可以被编程，以产生所需要的输出
使用内部ROM或外部串行频率
EEPROM或一个标准的两线串行微处理器
界面。
特点
s
s
输入时钟可以是TTL或PECL低
输入到输出时钟的相位误差
8个独立的，自动倾斜校正时钟
最多的板上去偏移范围为5ns输出
（ 10ns的往返）
控制边缘速率TTL兼容的CMOS时钟
可驱动40Ω PCB走线的输出
10至80MHz的（ 6510-80 ），或10至为130MHz （ 6510-130 ）
输入和输出时钟的频率范围
小于500ps的输入之间的偏移
在
设备负载
为最大限度地减少小摆幅的参考时钟输出
部分到部分斜
频率乘法或除法，可以使用
在M&N分频比
锁定输出指示PLL和纠偏缓冲锁
测试模式操作允许PLL和纠偏缓冲
旁路电路板调试
支持业界标准处理器一样奔腾，
MIPS， SPARC ， PowerPC上，阿尔法等。
s
s
s
s
s
s
s
s
*一些软件包已经过时
系统框图
本地总线
中央处理器
缓存
调节器
缓存
内存
CLK
时钟子系统
CLOCK IN
ML6510
8
CLOCK OUT TO
组件
内存总线
内存总线
调节器
1
ML6510
引脚说明
引脚数
名字
描述
32
20
19
21
22
23
28
29
16,14,9,7,
44, 42, 37, 35
18,12,11,5,
2, 40, 39, 33
3,31
25
4, 30, 24
15
8
43
36
17, 13, 10, 6,
1, 41, 38, 34
26
27
ROMMSB
MD
OUT
MD
IN
MCLK
RESET
LOCK
CLK
INH
CLK
INL
CLK[0–7]
FB[0–7]
AVCC[1–3]
AGND[1–3]
DVCC01
DVCC23
DVCC45
DVCC67
DGND[0–7]
RCLKL
RCLKH
MSB内部ROM地址。绑到GND如果不使用。见节
编程ML6510 。
编程引脚。请参阅编程ML6510部分。
编程引脚。请参阅编程ML6510部分。
编程引脚。请参阅编程ML6510部分。
复位所有内部电路。置的极性低。
表明当PLL和纠偏缓冲区已锁定。断言极性
高。
输入时钟引脚。对于TTL参考时钟CLK使用
INH
针
短路到CLK
INL
引脚。对于PECL参考时钟驱动器引脚差异。
输入时钟选择类型由在移位寄存器CS位。
时钟输出
时钟反馈输入端的偏移校正缓冲器
模拟电路的电源引脚，在嘈杂的数字电源引脚，以分离
提供隔离。所有物资都是名义上+ 5V 。
模拟电路接地引脚
数字电源引脚CLK0和CLK1输出缓冲器。名义上+ 5V 。
数字电源引脚CLK2和CLK3输出缓冲器。名义上+ 5V 。
数字电源引脚CLK4和CLK5输出缓冲器。名义上+ 5V 。
数字电源引脚CLK6和CLK7输出缓冲器。名义上+ 5V 。
数字接地引脚CLK [ 0-7]输出缓冲器。每个时钟输出缓冲器具有
自己的接地引脚，以避免串扰和地反弹问题。
用于最小化差分参考时钟输出
建立时钟树与其他吃豆子时，部分对部分歪斜
集成电路。
3
ML6510
绝对最大额定值
VCC电源电压范围............................ -0.3V至6V
输入电压范围.................................... -0.3V到VCC
输出电流
CLK [0-7 ] ............................................ ............ 70毫安
所有其它输出............................................. 10毫安
结温.............................................. 150 °
存储温度................................ -65℃ 150℃
热阻（ θ
JA
） ....................................... 54 ° C / W
电气特性
符号
供应
DVCCXX
电源电流为每对
时钟输出
参数
以下规格适用于对DVCC = AVCC = 5V时的推荐工作条件
±
5 ％和环境
在0 ℃和70 ℃的温度下进行。负载条件下都单独指定（注1 ）
条件
民
典型值
最大
单位
f
CLKX
= 0
C
L
= 20pF的，Z
O
= 50
f
OUT
= 80MHz的
50
40
100
35
1
60
120
40
2
A
mA
mA
mA
mA
IAVCC1
IAVCC2
IAVCC3
静态电源电流， AVCC1销
静态电源电流， AVCC2销
静态电源电流， AVCC3销
低频输入和输出
（ ROMMSB ， MD
OUT
医师
IN
， MCLK ，
RESET ，
LOCK）
V
IH
V
IL
V
OH
V
OL
V
OH
V
OL
I
IN
C
IN
高电平输入电压
低电平输入电压
高电平输出电压
MCLK和MDIN
低电平输出电压，
MCLK和MDIN
高电平输出电压
LOCK输出
低电平输出电压，
LOCK输出
静态输入电流
输入电容
5
I
OH
= –100
A
I
OL
= +200
A
I
OH
= –100
A
I
OH
= –10
A
I
OL
= 1毫安
2.4
DVCC - 0.5
0.4
10
DVCC - 0.5
DGND + 0.5
DVCC - 0.5
DGND + 0.5
V
V
V
V
V
V
V
A
pF
高频输入和输出
（ CLK
INH
， CLK
INL
， FB [0-7 ] ， CLK [ 0-7 ] ）
V
IH
高电平输入电压
CS = 0 （ TTL输入时钟）
CS = 1 （ PECL输入时钟）
V
IL
低电平输入电压
CS = 0 （ TTL输入时钟）
CS = 1 （ PECL输入时钟）
V
ICM
I
IH
I
IL
V
OH
V
OL
共模输入电压
范围PECL参考时钟
高电平输入电流
低电平输入电流
高电平输出电压
低电平输出电压
CS = 1 （ PECL输入时钟）
V
IH
= 2.4V
V
IL
= 0.4V
I
OH
= -60mA
I
OL
= + 60毫安
–400
2.4
0.4
AVCC - 1.810
2.0
2.0
AVCC - 1.165
AVCC - 0.88
0.8
AVCC - 1.475
AVCC - 0.4
100
V
V
V
V
V
A
A
V
V
4
ML6510
电气特性
（续）
符号
参数
条件
民
典型值
最大
单位
AC特性
上升时间，下降时间和占空比被测量为一个通用的负载; （见负载条件部分） 。
t
R
t
F
f
IN
f
OUT
上升时间， LOAD [ 0-7 ]输出
下降时间， LOAD [ 0-7 ]输出
输入频率， CLK
IN
针
输出频率CLK [ 0-7 ]
产量
PLL VCO工作频率
输出占空比
输出抖动
测量设备的负载，在1.5V
周期到周期
峰 - 峰值
t
LOCK
PLL和纠偏锁定时间
编程完成后
ML6510-80
ML6510-130 （注2）
0.8
→
2.0V ， 80MHz的
2.0
→
0.8V ， 80MHz的
150
150
10
10
10
80
40
75
150
11
1500
1500
80
80
130
160
60
ps
ps
兆赫
兆赫
兆赫
兆赫
%
ps
ps
ms
f
VCO
DC
t
抖动
偏斜特性
所有歪斜测量在负载制成，以1.5V的阈值的每个输出负载可以独立地改变
指定范围的一个通用的负载范围内（见负载条件部分） 。
t
SKEWR
t
SKEWf
t
SKEWIO
输出到输出上升
边倾斜，所有的时钟
输出到输出
下降沿倾斜
CLK
IN
输入任何
LOAD [0-7 ]输出
边缘倾斜上升
往返延迟CLKX到FBX
销;输出CLK周期= T
CLK
输出至输出上升
边缘倾斜，之间的匹配
负载
输出时钟频率
≥
50MHz
N=M=0
N
≥
2, M
≥
2
输出频率50MHz的<
输出频率
≥
50MHz
提供第一（见LOAD
条件）为了匹配
输出之间的匹配顺序
0
0
250
600
1.25
10
t
CLK
/2
500
1.5
ps
ns
ps
ns
ns
ps
t
范围
t
斜转方块
PART- TO- PART SKEW特征
歪斜的负荷测量，在1.5V阈值。参考时钟输出引脚驱动时钟
另外ML6510的输入引脚。
t
PP1
之间的总负载的对负载歪斜
多个芯片与接口
参考时钟引脚。
之间的总负载的对负载歪斜
多个芯片与接口
参考时钟引脚。
从属芯片的CS = 1， CM = 1和
N = 0，M = 0; RCLK输出
CLK
IN
输入的距离小于2"
从属芯片的CS = 1， CM = 1和
N
≥
2, M
≥
2 ; RCLK输出
CLK
IN
输入的距离小于2"
1
ns
t
PP2
1
ns
编程时序特性
TRESET
t
A1
t
A2
t
A3
t
A4
t
A5
RESET
断言脉冲
宽度
AUX模式MCLK的时候
AUX模式MCLK低电平时间
AUX模式MD
OUT
数据
保持时间
AUX模式MD
OUT
数据
建立时间
AUX模式MCLK周期
50
2000
2000
10
10
5000
ns
ns
ns
ns
ns
ns
5
QQ：2881677436 复制
