MK68901
必要的控制和状态界面亲
语法。
该MFP是MK3801 STI ，一个Z80的衍生物
家庭周围。
引脚说明
GND ：
地
V
CC
:
CS ：
5伏（ ±5％）
芯片选择（输入，高活性，低） 。 CS是U盘
SED选择MK68901 MFP用于帐户
正如事实的内部寄存器。 CS和
IACK不能断言在同一
时间。
DS ：
数据选通（输入，低电平有效） 。 DS是U盘
sed的作为芯片的一部分，选择和中断
确认功能。
R / W ：
读/写（输入） 。 R / W是信号
从总线主机指示是否
当前总线周期是一个读（高）或
写（低）周期。
DTACK ：数据传输应答。 （输出， AC-
略去低，三态）的DTACK用于
数据准备信号的总线主控器，
或者该数据已被接受的
MK68901 MFP 。
A1-A5 :
地址总线（输入） 。 。地址总线是
用于联系地址的内部寄存器中的一个
在读或写周期字符。
数据总线（双向，三态） 。
数据总线是用于从接收的数据
或将数据发射到内部重新之一
在读或写周期gisters 。这是
还用于对IN-中传递一个矢量
中断响应周期。
时钟（输入）。此输入用于亲
韦迪为MK68901内部定时
多功能一体机。
IACK ：
知识周期或通过清除养老金
丁中断（S ）通过软件。
中断响应（输入，主动
低） 。 IACK用于发送信号的MK68901
多功能一体机的CPU是承认的
中断。 CS和IACK不得AS-i
牢固插入在同一时间。
中断使能（输入，低电平有效） 。 IEI
用于发送信号的MK68901 MFP的那
没有更高优先级的设备请求IN-
中断服务。
中断使能输出（输出端，低电平有效） 。
IEO用于通知优先级较低的围
pherals ，无论是MK68901 MFP
另外，也没有更高优先级的外设
请求中断服务。
通用中断I / O线。
这些线可被用作中断输入
看跌期权及/或I / O线。当为输入使用
中断输入，他们的积极边缘亲
可编程。数据方向寄存器是U盘
sed将定义哪些行是为高阻
输入并线是推挽
TTL兼容的输出。
串行输出。这是U形的输出
SART发射器。
串行输入。这是输入到U形
SART的接收器。
接收器时钟。此输入控制
串行比特率的USART接收器。
发射机时钟。此输入控制
串行比特率的USART发送器。
接收器就绪。 （输出，低电平有效）
DMA的输出为接收器，这反映了
缓冲区满的端口号状态
15.
发射准备。 （输出，低电平有效）
DMA输出的变送器，它重新
flects缓冲区的状态空港口
号码16 。
IEI ：
IEO ：
10-17 :
所以：
SI ：
RC ：
TC ：
RR :
D0-D7 :
CLK ：
TR ：
RESET ：复位设备。 （输入，低电平有效） 。重置
禁止USART接收器和传输
米特，停止所有定时器和强制TI-
MER输出低电平，禁止所有中断
频道并清除任何未决间
中断产生。通用中断/ I / O
线将被置于三态输入
模式。所有内部寄存器（除了抗-IGF
MER ， USART数据寄存器和发送
状态寄存器）将被清除。
INTR ：
中断请求（输出，低电平有效，邻
钢笔漏） 。 INTR被置位时，
MK68901 MFP正在请求中断。
在中断期间AC- INTR被否定
2/33
TAO ， TBO ，定时器输出。四个定时器
的TCO ，TDO ：具有能够产生一个输出
方波。的输出将改变
国家每个定时器周期;因此，一个完整的PE-
定时器超时信号的RIOD等于二
定时器周期。 TAO或TBO可以重置
（逻辑“ O” ），是写TACR ，或TBCR
分别。
XTAL1,
XTAL2 ：
定时器时钟输入。晶体可
连接XTAL1和XTAL2之间，
或XTAL1可以驱动一个TTL电平
时钟。当与TTL LE-驾驶XTAL1
MK68901
韦尔时钟， XTAL2必须允许浮动。
当使用晶体，外部电容
是必需的。参见图33.所有芯片AC-
正如事实是独立的计时器
时钟。
TAI ， TBI ：定时器A ， B输入。在运行时所使用的
在事件定时器计数或脉冲
宽度测量模式。中断
与14和13相关渠道
用于TAI和TBI ，分别。因此，
在运行中脉冲宽度的定时器时
V000351
3/33
MK68901
图4：
寄存器映射。
地址端口N° 。
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13
14
15
16
17
缩写
GPIP
AER
DDR
IERA
IERB
IPRA
IPRB
ISRA
ISRB
IMRA
IMRB
VR
TACR
TBCR
TCDCR
TADR
TBDR
TCDR
TDDR
SCR
UCR
RSR
TSR
UDR
寄存器N AME
通用I / O
活动边沿注册
数据方向寄存器
中断使能寄存器A
中断使能寄存器B
中断标志寄存器A
中断标志寄存器B
服务中断寄存器
服务中断寄存器B
中断屏蔽寄存器A
中断屏蔽寄存器B
向量寄存器
定时器控制寄存器
定时器B控制寄存器
定时器C和D控制寄存器
定时器数据寄存器
定时器B数据寄存器
定时器C数据寄存器
定时器D数据寄存器
同步字符寄存器
USART控制寄存器
接收状态寄存器
发送状态寄存器
USART数据寄存器
中断
通用I / O端口的中断（ GPIP ）亲
即可以操作既可以作为志愿组织8个I / O线
在软件控制下的输入或输出。此外，
每行可以产生在任何一个宝一个中断
sitive边沿或在 - 负边沿
把信号。
该GPIP有三个相关的寄存器。一个AL-
低点程序员指定活动的边缘
每个位将触发一个中断。另一个寄存器
指定数据方向（输入或输出）阿索
ciated与每个位。第三寄存器是实际
数据I / O寄存器，用于输入或输出数据的
端口。这三个寄存器illstrated在图5中。
活动边沿寄存器（ AER ）允许每个
通用中断，以提供一个中断
在任一个1-0的过渡或0-1的过渡。写作
零到阿尔山的相应位使
相关的输入，产生一个中断的1-0
过渡。边位仅仅是一个输入到EX-
clusive或门，与来自其他输入来
输入缓冲器蚂蚁输出去一个1-0的过渡
探测器。因此，根据在 - 的状态
说，写AER会导致中断produ-
庆安过渡，这将导致中断的
相关联的信道，如果信道被启用。一
会前，那么通常配置AER
使通过IERA和IERB中断。
注：更改位优势，与中断
使能时，可能会导致在该信道的中断。
数据方向寄存器（DDR）用来定义
10-17为输入或作为一个逐位输出。
写一个零成位DDR的导致cor-
响应中断， I / O引脚是一个高阻输入。 Wri-
婷一进一出位的DDR导致cor-
回应引脚被配置为推挽输出
放。当数据被写入到GPIP ，这些引脚
定义为输入将保持在高阻状态，而
这些定义为输出将承担国家销
在GPIP中的对应位的（高或低） 。
当GPIP被读取，读取的数据会来二
rectly从GPIPregister的对应位
对于定义为输出，而数据读出所有引脚
定义为输入的引脚均来自输入
缓冲区。
在MK68901每个单独的功能被提供
与被提交给一个唯一的中断向量
在中断响应周期的系统。该
中断中断AC-期间向量返回
知识循环示于图6 ，而向量
器寄存器示于图7 。
4/33
QQ：2881677436 复制
