MK50H28
多重逻辑链路
FRAME RELAY CONTROLLER
第1节 - 特点
基于ITU Q.933附件A和T1.617中An-
对于帧中继服务NEX 标准和
其他Pocedures的永久虚
电路（PVC ） 。
可选透明模式（无LMI协议
处理 - 所有收到的帧数据） 。
可选的本地链路管理协议
双向消息处理。
检测并指示影响服务的错误
在定时或事件的内容。
可编程的定时器/计数器： NT1 / T391 ，
NT2 / T392 ， NN1 / N391 ， NN2 / N392 ， NN3 / N393
和DN1的LMI / LIV通道。
提供错误计数器的LMI通道
和拥塞统计所有活动
通道。
LMI / LIV的帧可以被发送/接收的
在DLCI 0或1023 。
支持接收多达4个八比特组地址的
领域具有最大的8192有效信道
或的DLCI （数据链路连接标识符）
对于需要优先考虑的渠道DLCI方案
率较高的服务。
缓冲区管理，包括：
- 初始化块
- 地址查找表
- 上下文表
- 独立的接收和VARI-的发送戒指
每个活动通道能规模
片上DMA控制，具有可编程的突发
长度。
处理所有的HDLC帧格式：
- 零位插入和删除
- FCS（ CRC）的产生和检测
- 帧定界具有标志
可编程最小帧间隔上
传输（帧之间1-62标志）。
可选的FCS的16位或32位（CRC）。
测试设备：内部环回，沉默
环回，无时钟环回和自检。
系统时钟速率高达25 MHz的。
CMOS工艺;既8完全兼容
和16位系统;所有的输入和输出
TTL兼容。
可编程的全双工或半双工操作。
2000年3月
DIP48
PLCC52
引脚对引脚兼容，并在建筑
相同MK50H25 （ X.25 / LAPD ）和
MK50H27 （ CCS ＃ 7 ） 。
第2节 - 描述
意法半导体MK50H28多逻辑
链路通信控制器是CMOS VLSI
设备提供链路级数据通信
控制系统蒸发散对每一帧为继电器应用
永久性虚电路（PVC ） 。该MK50H28
将执行帧格式化包括： DE-架
用旗限制，透明性（所谓的“比特
填料“ ），加FCS（ CRC）的生成和探测器
化。它还支持本地管理接口
（ LMI ）协议与“可选双向亲
cedures “ （附件D ， T1.617 - 1991 T1.617a-
1994).
其中一个MK50H28的突出特点
是它的缓存器管理，它包括芯片上
双通道DMA 。此功能允许用户
接收和发送在多个数据帧
时间。 （传统的串行通信CON-
控制芯片加上一个独立的DMA芯片将处理
数据在一个时间只有一个街区。 ）的
1/64
MK50H28
描述
（续）
MK50H28将移动接收的多个块
和发送数据直接流入和流出的存储器
通过主机的总线。此外，存储器
管理能力包括的链接
长帧。一个可能的系统配置
该MK50H28示于图1 。
该MK50H28可以与任何的几个使用
流行的16位和8位微处理器，如
68000 ， 6800 ， Z8000 ， Z80 ， LSI- 11 ， 8086 ， 8088 ，
8080 ，等等。
该MK50H28可以在操作要么全部或
半双工模式。在半双工模式下， RTS
并提供CTS调制解调器控制引脚。在全
双工模式，这些引脚成为用户编程
序的I / O引脚。在MK50H28所有信号引脚
为TTL兼容。这具有的优点
使身体的MK50H28独立
界面。如示于图1中，线路驱动器和
接收器被用于对电连接
物理层。
DIP48引脚连接
（ TOP VIEW ）
VSS -GND
DAL07
DAL06
DAL05
DAL04
DAL03
DAL02
DAL01
DAL00
读
INTR
DALI
DALO
DAS
BMO ， BYTE ， BUSREL
BMI ， BUSAKO
HOLD ， BUSRQ
ALE ， AS
HLDA
CS
ADR
准备
RESET
VSS -GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
的VCC （+ 5V）
DAL08
DAL09
DAL10
DAL11
DAL12
DAL13
DAL14
DAL15
A16
A17
A18
A19
A20
A21
A22
A23
RD
DSR ， CTS
TD
系统时钟
RCLK
DTR ， RTS
TCLK
M
K
5
0
H
2
8
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
2/64
MK50H28
表1 -
引脚说明
图例：
I
IO
OD
注意：
仅输入
输入/输出
漏极开路（无内部上拉）
O
3S
只有输出
3-State
引脚输出，显示在方括号52引脚PLCC封装。
PIN码（ S）
2-9
40-47
[2-10
44-51]
10
[11]
TYPE
IO/3S
描述
时间复用的数据/地址总线。中的一个地址部
存储器转移， DAL<15 ： 00>包含存储器的低16位
地址。
在一个存储器传输的数据部分， DAL<15 ： 00>包含读取
或写入数据，这取决于传输的类型。
读指示操作，该总线控制器正在执行的类型
在一个总线事务。读由MK50H28从动仅当它是
BUS MASTER 。 READ是有效的整个总线交易过程中，是
三态在其他时间。
MK50H28作为总线从站：
READ =高 - 数据被放置在DAL线的芯片。
读= LOW - 数据采取关闭DAL线由芯片。
MK50H28作为总线主：
读= HIGH - 数据采取关闭DAL线由芯片。
READ =低 - 数据被放置在DAL线的芯片。
中断是一个关注断线，指示一个或一个以上的
以下CSR0状态标志设置：小姐， MERR ， RINT ，色彩或PINT 。
中断是由CSR0<09> ， INEA = 1启用。
DAL IN是一个外部总线收发器控制线。 DALI是由驱动
MK50H28仅当它是BUS MASTER 。 DALI是断言的
当它从DAL线的数据部分中读出MK50H28
阅读转移。 DALI写传输过程中不被肯定。
DAL OUT为外部总线收发器控制线。 DALO由从动
MK50H28仅当它是BUS MASTER 。 DALO有效时
当它一读的地址部分在驱动DAL线MK50H28
转让或写传输的时间。
DATA STROBE是定义了一个总线事务中的数据部分。根据定义，
数据是稳定的，有效的从低到DAS的高过渡。该信号是
由MK50H28驱动，而它的总线主控器。在总线
从操作，此引脚用作输入。在所有其他时间的信号是
三态。
I / O引脚15和16均通过CSR4 。如果CSR4的06位被置
到1 ，销15变为输入BUSREL和所使用的宿主的信号
在MK50H28终止DMA突发当前的总线传输后有
完成。如果位06是明确的话引脚15为输出，表现为
下面描述用于销16 。
引脚15和16是可编程的，通过CSR4 （ BCON ）的00位。
如果CSR4<00> BCON = 0，
I / O引脚15 = BMO （O / 3S ）
I / O引脚16 = BM1 （O / 3S ）
字节MASK<1 ： 0>指示在DAL字节（S）以进行读或写
在此总线事务。 MK50H28驱动这些线路只作为总线
硕士。 MK50H28忽略时，它是一个公交车从站的BM线。
字节选择完成，如下表中所述。
BM1
BM0
传输类型
低
低
整个单词
低
高
高字节
（ DAL<15 ： 08> ）
高
低
低字节
（ DAL<07 ： 00> ）
高
高
无
信号名称
DAL<15 ： 00>
读
IO/3S
INTR
11
[12]
12
[13]
O / OD
DALI
O/3S
DALO
13
[14]
O/3S
DAS
14
[15]
IO/3S
BMO
字节
BUSREL
15
[16]
IO/3S
BM1
BUSAKO
16
[18]
O/3S
4/64
MK50H28
表1：
引脚说明（续）
信号名称
PIN码（ S）
TYPE
描述
如果CSR4<00> BCON = 1，
I / O引脚15 =字节（ O / 3S ）
I / O引脚16 = BUSAKO （ O）
字节选择是通过使用字节行并在DAL<00>锁定
总线事务的地址部分。 MK50H28驱动器只能按字节作为一个巴士
法师并忽略它，当一个总线从。字节选择做概述
在下面的表中。
字节
DAL<00>
传输类型
低
低
整个单词
低
高
非法条件
高
低
低字节
高
高
高字节
BUSAKO是一个总线请求菊花链输出。如果MK50H28不要求
公共汽车和收到HLDA ， BUSAKO将驱动为低电平。如果MK50H28是
要求公交车，当它接收到HLDA ， BUSAKO仍将维持高位
注：所有传输都是整个单词，除非MK50H28配置为8位
操作。
HOLD
BUSRQ
17
[19]
IO / OD
引脚17是通过位CSR4 0配置。
如果CSR4<00> BCON = 0，
I / O引脚17 = HOLD
HOLD请求被提出，通过MK50H28当它需要一个DMA周期内，如果
HLDA是无效的，而不管HOLD引脚的先前状态。 HOLD是
保持低电平整个随后的总线事务。
如果CSR4<00> BCON = 1，
I / O引脚17 = BUSRQ
BUSRQ被认定通过MK50H28当它需要一个DMA周期，如果事先
在BUSRQ引脚的状态是高HLDA无效。 BUSRQ保持低电平
对于整个随后的总线事务。
地址选通脉冲的有效电平是通过CSR4可编程的。
而这一信号是在发生了一个总线传输的地址部分的
断言水平。这个信号由MK50H28驱动，而它是总线
MASTER 。在其他时间，信号为三态。
如果CSR4<01>艾康= 0，
I / O引脚18 = ALE
地址锁存使能用于解复用DAL线和定义
转移的地址部分。由于ALE ，从高信号转换
在向转印的地址部分中低并保持低
数据部分。
如果CSR4<01>艾康= 1，
I / O引脚18 = AS
作为AS ，该信号脉冲低的总线传输的地址部分中。
低到AS的高转变可以由从属装置来选通
地址加到寄存器。
AS是ALE有效的倒置。
保存肯定是拿回应。当HLDA是低
针对持有MK50H28的说法，该MK50H28是公交车
硕士。只有当HOLD已被释放HLDA应无效
由MK50H28 。
片选指示，当低时，该MK50H28是从设备
用于数据传输。 CS必须在整个交易无效。
地址选择寄存器地址或端口的寄存器数据端口。它
必须在整个传输的数据部分有效并且仅由
该芯片在CS为低电平。
ADR
PORT
低
寄存器DATA PORT
高
注册地址端口
当MK50H28是一个总线主控， READY是一个异步
从总线内存该内存将接受一个数据确认
写周期或该存储器已经戴上在一读周期的DAL线数据。
ALE
AS
18
[20]
O/3S
HLDA
19
[21]
I
CS
ADR
20
[22]
21
[23]
I
I
准备
22
[24]
IO / OD
5/64
QQ：2881677436 复制
