I C R 0
C
禄
描述
的MK2703是一种低成本，低抖动，高
高性能PLL时钟合成器设计
替换振荡器和PLL电路中的机顶盒
和多媒体系统。使用我们的专利
模拟锁相环（PLL）技术，该
器件采用27 MHz的晶振或时钟输入
产生一个缓冲基准时钟和可选择
音频时钟。
MicroClock制造的最大的品种
机顶盒和多媒体时钟合成器
对于所有的应用程序。咨询MicroClock到
消除压控石英振荡器，从晶体和振荡器
您的电路板。
MK2703
音频PLL时钟合成器
特点
8引脚SOIC封装
使用廉价的基频晶体或时钟
支持32 kHz的MPEG采样率，
44.1千赫， 48 kHz和96 kHz的
在所有的钟表专利零ppm的综合误差
所有频率频率锁定
为TTL电平25 mA输出驱动能力
先进的，低功耗，亚微米CMOS工艺
3.3 V或5 V工作电压
对于需要低抖动的音频时钟，使用
MK2731-03C
工业温度版本
框图
VDD GND
2
S1:0
PLL
时钟合成
与控制
电路
产量
卜FF器
音频时钟
27 MHz晶体或
时钟
X1
水晶
振荡器
X2
产量
卜FF器
27.000兆赫
（电容是必需的
水晶调谐）
1
修订版062700
印刷○○年十一月十六日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2703
I C R 0
C
禄
引脚分配
MK2703
音频PLL时钟合成器
MK2703
X1
VDD
GND
27M
1
2
3
4
8
7
6
5
X2
S0
S1
CLK
音频时钟输出选择表（兆赫）
S1
S0
CLK
0
0
8.192
0
1
11.2896
1
0
12.288
1
1
24.576
KEY：
0 =直接连接引脚接地
1 =直接连接引脚连接到VDD
8引脚SOIC
引脚说明
数
1
2
3
4
5
6
7
8
名字
X1
VDD
GND
27M
CLK
S1
S0
X2
TYPE
XI
P
P
O
O
I（普）
I（普）
XO
描述
晶体连接。连接至27.0 MHz的基频晶体或时钟。
连接到+ 3.3V或+ 5V 。
连接到地面。
27.00 MHz的缓冲参考时钟输出。
每桌音频时钟输出上面。
音频时钟频率选择输入＃ 1 。确定每个表中CLK输出。
音频时钟频率选择输入＃ 0 。确定每个表中CLK输出。
晶体连接到27.0 MHz晶体，或悬空的时钟输入。
关键：十一， XO =水晶连接;我（ PU） =输入，带内部上拉电阻; O =输出;
P =电源连接
2
修订版062700
印刷○○年十一月十六日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2703
I C R 0
C
禄
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
只有输入高电压， VIH ， X1引脚
只有输入低电压， VIL ， X1引脚
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， CMOS电平
工作电源电流， IDD
短路电流
输入电容
频率合成错误
输入晶体频率
输入晶体精度
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
最大绝对抖动，短期
注意事项：
条件
参考GND
参考GND
MK2703S
MK2703SI
10秒以内
MK2703
音频PLL时钟合成器
最低
典型
最大
7
VDD+0.5
70
85
260
150
5.50
VDD/2
VDD/2
(VDD/2)-1
0.8
单位
V
V
°C
°C
°C
°C
V
V
V
V
V
V
V
V
mA
mA
pF
PPM
兆赫
PPM
ns
ns
%
ps
绝对最大额定值（注1 ）
-0.5
0
-40
-65
3.13
(VDD/2)+1
2
IOH=-12mA
IOL=12mA
IOH=-4mA
空载
每路输出
S1, S0
所有时钟
2.4
0.4
VDD-0.4
25
±50
5
0
27.00
0.8 2.0V
2.0 0.8V
在VDD / 2
±30
1.5
1.5
60
±190
直流特性（ VDD = 3.3 V除非另有说明）
交流特性（ VDD = 3.3 V除非另有说明）
40
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
外部元件
的MK2703需要的外部元件正常工作的最小数目。对于晶体输入，
一个负载电容器应当从每个X1和X2引脚到地连接。值（单位为pF ）的
每个晶体负载电容应等于（ CL -16 ） 2，其中CL是晶体的负载（相关）电容
单位为pF 。输入晶体连接在尽量靠近芯片越好。输入晶体应该是一个
并联谐振的基础， AT切27兆赫。对于一个时钟输入端，连接到X1和X2离开
悬空。 0.01μF的去耦电容应连接VDD和GND之间的引脚2
和图3，尽可能靠近MK2703越好。 33串联终端电阻
可用于时钟
输出。
3
修订版062700
印刷○○年十一月十六日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2703
I C R 0
C
禄
MK2703
音频PLL时钟合成器
包装外形和包装尺寸
(
对于目前的尺寸规格，请参阅JEDEC发布第95号）
8引脚SOIC
符号
A
A1
E
指数
区域
H
B
C
1
2
D
A1
e
订购信息
零件/订单号
MK2703S
MK2703STR
MK2703SI
MK2703SITR
记号
MK2703S
MK2703S
MK2703I
MK2703I
高x 45
D
E
e
H
h
L
英寸
民
最大
0.0532 0.0688
0.0040 0.0098
0.0130 0.0200
0.0075 0.0098
0.1890 0.1968
0.1497 0.1574
.050 BSC
0.2284 0.2440
0.0099 0.0195
0.0160 0.0500
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
4.80
5.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
B
C
A
L
运输包装
管
磁带和卷轴
管
磁带和卷轴
包
8引脚SOIC
8引脚SOIC
8引脚SOIC
8引脚SOIC
温度
0至70℃
0至70℃
-40到85°C
-40到85°C
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何其使用或不承担任何责任
任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品适用于使用
在正常的商业应用。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊环境
不被推荐使用ICS的要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS不授权
或者任何保证ICS的产品用于生命支持设备或关键医疗器械的使用。
4
修订版062700
印刷○○年十一月十六日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2703
QQ：2880707522 复制
