MK2049-02/03
通信时钟锁相环
描述
该MK2049-02和MK2049-03的相位
锁相环（ PLL）的时钟合成器
接受多种输入频率。用8 kHz
时钟输入端作为基准，所述MK2049-02 / 03
产生T1，E1， T3，E3 ，ISDN ，xDSL和其他
通信频率。这允许
新一代的时钟频率锁定，相位
锁定到8kHz的背板时钟，简化了
在通信系统中的时钟同步。
该MK2049-02 / 03还可以接受的T1，E1 ，T3
或E3输入时钟，并提供相同的输出为
循环时间。所有输出频率锁定
在一起并连接到输入端。
这些器件还具有一个抖动衰减缓冲
能力。在这种模式下， MK2049-02 / 03顷
适用于从27 MHz的视频时钟抖动滤波
或其他钟表与高抖动。
ICS / MicroClock可以自定义这些设备的
许多其他不同的频率。请联系您
ICS / MicroClock代表了解更多详情。
特点
20引脚SOIC封装
大多数固定输入输出的相位关系
时钟选择
符合TR62411 ， ETS300 011和GR- 1244
规范MTIE ，拉入/保持范围，
相位瞬变和抖动生成
层3 ，图4，和图4E
接受多个输入： 8 kHz的背板时钟，
循环定时的频率，或10-28兆赫
锁定为8 kHz ± 100 ppm的（外部模式）
缓冲模式允许抖动衰减
10-28 MHz的输入和X1 / X0.5和X2 / X4输出
精确的内部比例的零ppm误差
输出时钟频率，包括T1 ， E1 ， T3 ， E3 ， ISDN ，
xDSL和OC3约数
5 V± 5 ％操作。请参阅MK2049-34为3.3 V
框图
VDD
4
GND
3
RESET
FS3 ： 0
4
PLL
时钟
合成，
控制，并
抖动
衰减
电路
产量
卜FF器
产量
卜FF器
产量
卜FF器
CAP1
CLK1
时钟
输入
参考
X1
水晶
水晶
振荡器
X2
外部/
环路定时
MUX
CLK2
CAP2
CLK3
8千赫
（外部
模式）
1
修订版040601
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2049-02 / 03 B
MK2049-02/03
通信时钟锁相环
引脚分配
FS1
X2
X1
VDD
VDD
VDD
GND
CLK2
CLK1
CLK3
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
FS0
RESET
CAP2
GND
CAP1
VDD
GND
ICLK
FS3
FS2
20引脚（ 300 mil）的SOIC
引脚说明
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
名字
FS1
X2
X1
VDD
VDD
VDD
GND
CLK2
CLK1
CLK3
FS2
FS3
ICLK
GND
VDD
CAP1
GND
CAP2
RESET
FS0
TYPE
I
XO
XI
P
P
P
P
O
O
O
I
I
I
P
P
LF
P
LF
I
I
描述
频率选择1.确定每个表的第4页& 5 CLK输入/输出。
水晶连接。连接到MHz的晶体上所示的页面4 & 5的表格中。
水晶连接。连接到MHz的晶体上所示的页面4 & 5的表格中。
连接到+ 5V 。
连接到+ 5V 。
连接到+ 5V 。
连接到地面。
0元表在页面上4 & 5： FS3状态时钟2输出来确定。
0元表在页面上4 & 5.始终CLK2 1/2 ：由FS3状态时钟1输出来确定。
时钟3表上所示的页面4 &5 ;一般恢复的8 kHz时钟输出。
频率选择2.确定每个表的第4页& 5 CLK输入/输出。
频率选择3.确定每个桌子上页4 & 5 CLK输入/输出。
输入时钟连接。连接到8kHz的背板或MHz的时钟。
连接到地面。
连接到+ 5V 。
连接环路滤波器陶瓷电容器和电阻器在该引脚与CAP2之间。
连接到地面。
连接环路滤波器陶瓷电容器和电阻器在该引脚与CAP1之间。
复位引脚。重置内部PLL时低。输出将停止低。内部上拉电阻。
频率选择0确定每个表的第4页& 5 CLK输入/输出。
类型： XI ， XO =水晶连接， I =输入， O =输出， P =电源连接， LF =环路滤波器
连接
2
修订版040601
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2049-02 / 03 B
MK2049-02/03
通信时钟锁相环
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
输入高电压， VIH
输入低电压， VIL
输入高电压， VIH
输入低电压， VIL
输出高电压
输出高电压
输出低电压
工作电源电流， IDD
短路电流
输入电容， FS3 ： 0
输入频率，外部模式
输入时钟脉冲宽度
传播延迟
输出输出偏移，零延迟选择
输出时钟上升时间
输出时钟下降时间
输出时钟占空比，高时间
实际的平均频率误差与目标
条件
参考GND
MK2049-0xS
MK2049-0xSI
10秒以内
-0.5
0
-40
-65
4.75
2
引脚19只
引脚19只
IOH = -4毫安
IOH = -8毫安
IOL = 8毫安
无负载， VDD = 5.0V
每路输出
VDD-0.5
0.5
VDD-0.4
2.4
0.4
20
±100
7
8.000
10
ICLK到CLK2
CLK1 CLK2来，注2
0.8至2.0V
2.0 0.8 V
在VDD / 2
任何时钟选择
0
2
500
1.5
1.5
60
0
5
最低
典型
最大
7
VDD+0.5
70
85
250
150
5.25
0.8
单位
V
V
°C
°C
°C
°C
V
V
V
V
V
V
V
V
mA
mA
pF
千赫
ns
ns
ps
ns
ns
%
PPM
绝对最大额定值（注1 ）
直流特性（ VDD = 5V ，除非另有说明）
交流特性（ VDD = 5V ，除非另有说明）
ICLK
40
0
注意事项：
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。长时间曝光
上述经营范围，但低于绝对最高配置水平可能影响器件的可靠性。
2. CLK1在MK2049-02可具有上升或下降沿与CLK2的上升沿对齐。看到输入和
输出同步部分更多的细节。
3
修订版040601
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2049-02 / 03 B
MK2049-02/03
通信时钟锁相环
MK2049-02输出解码表 - 外部模式（兆赫）
ICLK
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
FS3 FS2 FS1 FS0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
CLK1
（注3）
1.544
2.048
22.368
17.184
19.44
16.384
24.576
25.92
10.24
4.096
CLK2
3.088
4.096
44.736
34.368
38.88
32.768
49.152
51.84
20.48
8.192
水晶
12.352
12.288
11.184
11.456
12.96
8.192
12.288
12.96
10.24
12.288
CLK3
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
MK2049-02输出解码表 - 循环计时模式（兆赫）
ICLK
1.544
2.048
44.736
34.368
FS3 FS2 FS1 FS0
1
1
1
1
0
0
0
0
0
0
1
1
0
1
0
1
CLK1
（注3）
1.544
2.048
22.368
17.184
CLK2
3.088
4.096
44.736
34.368
水晶
12.352
12.288
11.184
11.456
CLK3
不适用
不适用
不适用
不适用
MK2049-02输出解码表 - 缓冲模式（兆赫）
ICLK
19 - 28
10 - 14
FS3 FS2 FS1 FS0
1
1
1
1
1
1
0
1
CLK1
（注3）
ICLK/2
2*ICLK
CLK2
ICLK
4*ICLK
水晶
ICLK/2
ICLK
CLK3
不适用
不适用
0 =直接连接到地面， 1 =直接连接到VDD 。
水晶连接到引脚2和3 ;时钟输入端被施加到引脚13 。
=无零（固定）I / O延迟，这些选项中的阴影部分所示。
注3 ： CLK1的上升沿或下降沿可与输入时钟对齐。参见图1 6页
了解更多详情。
4
修订版040601
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2049-02 / 03 B
MK2049-02/03
通信时钟锁相环
MK2049-03输出解码表 - 外部模式（兆赫）
ICLK
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
FS3 FS2 FS1 FS0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
CLK1
1.544
2.048
18.688
7.68
19.44
16.384
24.576
8.64
12.416
18.528
10.24
4.096
CLK2
3.088
4.096
37.376
15.36
38.88
32.768
49.152
17.28
24.832
37.056
20.48
8.192
CLK3
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
8千赫
1.544兆赫
8千赫
8千赫
水晶
12.352
12.288
9.344
10.24
9.72
8.192
12.288
11.52
12.416
12.352
10.24
8.192
=无零（固定）I / O延迟，这些选项中的阴影部分所示。
MK2049-03输出解码表 - 循环计时模式（兆赫）为T1 / E1
ICLK
1.544
2.048
FS3 FS2 FS1 FS0
1
0
0
0
1
0
0
1
CLK1
1.544
2.048
CLK2
3.088
4.096
水晶
12.352
12.288
CLK3
不适用
不适用
MK2049-03输出解码表 - 缓冲模式（兆赫）
ICLK
19 - 28
10 - 14
FS3 FS2 FS1 FS0
1
1
1
0
1
1
1
1
CLK1
ICLK/2
2*ICLK
CLK2
ICLK
4*ICLK
水晶
ICLK/2
ICLK
CLK3
不适用
低
0 =直接连接到地面， 1 =直接连接到VDD 。
水晶连接到引脚2和3 ;时钟输入端被施加到引脚13 。
操作模式
该MK2049-02 / 03有三种工作模式：外部，循环定时和缓冲。虽然每个
模式使用的输入时钟以产生不同的输出时钟，有在其输入的重要差异
和水晶的要求。
外部模式
该MK2049-02 / 03接受外部8 kHz的时钟，并会产生一些共同的通信
化的时钟频率。在8 kHz的输入时钟并不需要有50％的占空比;一个“高”或“上”
脉冲窄到10纳秒是可以接受的。在MK2049-02 ， CLK2的上升沿与所述对齐
上涨8千赫ICLK的边缘;请参考图1的更多细节。在MK2049-03 ，上升边缘
CLK1和CLK2都与8千赫ICLK的上升沿（除非在阴影区域指出的对准
表中的） ;请参考图2的更多细节。
5
修订版040601
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 2049-02 / 03 B
QQ：2880707522 复制
