数据表
低相位噪声的T1 / E1时钟发生器
描述
该MK1581-01提供同步和定时
控制为基础的T1和E1网络接入或multitrunk
电信系统。该器件接受一个8千赫
帧时钟输入，并使用一个片上的VCXO ，以产生一个
同步的低相位噪声时钟输出。
此单片集成电路，结合外部便宜
石英晶体，可用来代替更昂贵的混合
VCXO重定时模块。通过选择外循环
过滤器组件值，该装置可被定制，以满足
该系统的时钟抖动衰减的要求。低通
在赫兹范围内的抖动衰减特性
可能。
MK1581-01
特点
产生T1（ 1.544 MHz）或E1 （ 2.048 MHz）的输出
从8kHz的帧时钟输入时钟
可配置的抖动衰减特性，优异的
用作地层源去抖动电路
VCXO型时钟产生，确保极低的抖动和
相位噪声的产生
输出时钟的相位和频率锁定到输入
参考时钟
+ 115ppm最小的晶振频率pullability范围，
建议使用水晶
工业温度范围
低功耗CMOS技术
16引脚TSSOP封装
3.3 V单电源供电
框图
R
SET
可牵引水晶
X1
X2
VDD
VDD
3
ISET
相
探测器
8kHz_IN
收费
泵
VCXO
产量
分频器
CLK
反馈
分频器
SEL
CHGP
R
S
C
S
VIN
GND
5
C
P
IDT / ICS
低相位噪声的T1 / E1时钟发生器
1
MK1581-01
修订版D 073007
MK1581-01
低相位噪声的T1 / E1时钟发生器
VCXO和频率合成器
引脚分配
VDD
VDD
VDD
VIN
GND
GND
GND
CHGP
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X1
X2
8kHz_IN
SEL
CLK
GND
GND
ISET
输出时钟选型表
输入
时钟
8千赫
8千赫
SEL
0
1
产量
时钟
（兆赫）
1.544
2.048
水晶
使用（兆赫）
24.704
24.576
16针4.40万车身，0.65毫米间距TSSOP
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
VDD
VDD
VDD
VIN
GND
GND
GND
CHGP
ISET
GND
GND
CLK
SEL
8kHz_IN
X2
X1
针
TYPE
动力
动力
动力
输入
动力
动力
动力
产量
–
动力
动力
产量
输入
输入
–
–
引脚说明
电源。连接至+3.3 V.
电源。连接至+3.3 V.
电源。连接至+3.3 V.
VCXO控制电压输入。将此引脚连接到CHGP引脚和外部环
过滤器如本数据表。
连接到地面。
连接到地面。
连接到地面。
电荷泵的输出。该引脚连接到外部环路滤波器和引脚VIN 。
电荷泵电流设置节点，设置电阻连接。
连接到地面。
连接到地面。
时钟输出。
输出频率选择。决定输出频率按照以上表格。
内部上拉。
8 kHz的参考时钟输入。
晶振输出。该引脚连接到指定的结晶。
晶振输入。该引脚连接到指定的结晶。
IDT / ICS
低相位噪声的T1 / E1时钟发生器
2
MK1581-01
修订版D 073007
MK1581-01
低相位噪声的T1 / E1时钟发生器
VCXO和频率合成器
功能说明
该MK1581-01是一个时钟发生器集成电路，其产生的T1
或E1参考从内部VCXO电路直接时钟
该工作原理结合一个外部石英晶体。
VCXO的输出频率和相位是由一个控制
内部PLL （锁相环）电路，使
设备从8 kHz的输入时钟进行再生
参考时钟。
最典型的PLL时钟器件使用内部VCO （电压
控制振荡器）的输出时钟发生器。通过使用
与外部晶振VCXO一，在MK1581-01能
产生低抖动，低相位噪声的输出时钟。低
PLL电路的带宽能力用于提供
输入时钟抖动衰减，使稳定运行
与低频率的输入参考时钟。
内部VCXO电路需要一个外部可牵引
晶操作。外部环路滤波器组件使
PLL配置低环路带宽。
一个石英晶体振荡器的频率被确定
通过它的切割和通过外部负载电容。该
MK1581-01集成的片上可变电容负载
该“拉” ，或改变时，晶体的频率。该
使用与MK1581-01指定晶体的设计
具有零频率误差时的总片+
杂散电容为14 pF的。为了实现这一点，布局应
使用MK1581-01和晶体之间的短的走线。
推荐水晶的完整描述
参数是应用笔记MAN05 。
批晶体的列表位于所述IDT网站
（ www.idt.com ） 。
PLL环路滤波器元件
甲锁相环（PLL ）是一个控制系统，保持
VCO的频率和相位被锁定在输入
参考时钟。像所有的控制系统，模拟PLL电路
使用的环路滤波器，以建立操作的稳定性。该
MK1581-01使用外部环路滤波器元件的
理由如下：
1）较大的环路滤波器的电容值都可以使用，允许
低环路带宽。这使得能够使用较低的输入的
参考时钟频率，并输入时钟抖动
衰减能力。较大的环路滤波电容也
允许更高的环阻尼因素时少带通
峰化是理想的。
2）环路滤波器的值可以由用户选择以优化
环路响应特性对于一个给定的应用程序。
引用外部元件Schematic在此
页中，外部环路滤波器由分量R的
S
,
C
S
和C
P
. R
SET
建立PLL的电荷泵电流和
因此，影响了环路滤波器的特性。
设计辅助工具用于配置环路滤波器，可以发现
在www.idt.com ，包括在线和基于PC的计算器。
应用信息
输出频率配置
该MK1581-01被配置为生成任一1.544
兆赫T1时钟或8 kHz输入2.048 MHz的时钟E1
时钟。请参考输出时钟选择表上
第2页输入位SEL根据此表设置，由于是
外部晶振频率。请参考石英
水晶此页面上关于外部晶振部分
要求。
石英晶体
重要的是正确类型的石英晶体的使用
与MK1581-01 。如果不这样做，可能会导致减少
频率pullability范围，循环无法锁定，或
过高的输出相位抖动。
该MK1581-01工作由相位锁定VCXO
电路所选择的ICLK输入的输入信号。该
VCXO由外部晶振和集成的
压控振荡器电路。以达到最佳性能
和可靠性，一个液晶装置用推荐
参数（如下所示）必须被使用，并且该布局
在PCB布局建议讨论指引
部分必须遵循。
IDT / ICS
低相位噪声的T1 / E1时钟发生器
3
MK1581-01
修订版D 073007
MK1581-01
低相位噪声的T1 / E1时钟发生器
VCXO和频率合成器
A“归一化”的PLL环路带宽可以被计算为
如下所示：
电荷泵电流表
R
S
×
I
CP
×
575
NBW
= -----------------------------------------
N
R
SET
1.4 M
680 k
540 k
120 k
电荷泵电流
(I
CP
)
10
A
20
A
25
A
100
A
上面的“归一化”带宽（ NBW ）式不
没有考虑阻尼因子或效应
第二个极点。 NBW近似等于实际-3dB
环路的带宽时，阻尼因子为约5
和C
2
是非常小的。在大多数应用中， NBW为约
75 ％的实际-3dB带宽。然而， NBW做
提供的过滤器性能的有用的近似值。
环路阻尼因子的计算方法如下：
特别注意事项必须选择循环进行
C成分
S
和C
P
.
这些建议可以在设计帮助下找到
www.icst.com的工具部分。
系列终端电阻
阻尼因数= R
S
×
625
×
I
CP
×
C
S
-
------------------------------------------
N
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹（常用
使用的线路阻抗） ，放置一个33Ω的电阻串联
时钟线，尽量靠近时钟输出引脚成为可能。
时钟输出的额定阻抗是20Ω （中
.
可选的串联端接电阻器中未示出
外部元件的原理图。 ）
其中：
R
S
电阻环路滤波器=值（欧姆）
I
CP
=电荷泵电流（安培）
（参考电荷泵电流表，下同）
在上述表中所示，N =水晶乘法器
C
S
电容C =价值
S
在环路滤波器（法拉）
作为一般规则，下面的关系应该是
C成分之间保持
S
和C
P
在环路
过滤器：
去耦电容
对于任何高性能的混合信号IC，该
MK1581-01必须从系统的电源隔离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。为了进一步
警惕干扰系统电源噪声的
MK1581-01应使用于PCB的一个公共连接
电源面在下一页上的图中，如图所示。该
铁氧体磁珠和大容量电容有助于降低频率较低
中的电源噪声，可导致输出时钟相位
调制。
C
P
S
=
-----
-
C
20
IDT / ICS
低相位噪声的T1 / E1时钟发生器
5
MK1581-01
修订版D 073007
QQ：2880707522 复制
