初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S72PHC -7，-8 ，-10
603979776 - BIT （ 8388608 - WORD 72位） SynchronousDRAM
描述
该MH8S72PHC是8388608 - 字由72位
同步DRAM模块。这包括五个
行业标准8Mx16同步DRAM中
TSOP和在一个industory标准的EEPROM
TSSOP封装。
TSOP的上边缘卡双列直插式安装
软件包提供的任何应用程序，其中高
密度和大量内存的
所需。
这是一个套接字类型 - 内存模块，适用于
方便的交换或增加模块。
85pin
1pin
94pin
95pin
10pin
11pin
特点
频率
-7
-8
-10
100MHz
100MHz
100MHz
CLK访问时间
（组件SDRAM ）
6.0ns(CL=3)
6.0ns(CL=3)
8.0ns(CL=3)
背面
正面
采用业界标准的8M ×16的同步DRAM
采用TSSOP TSOP和行业标准的EEPROM
168针（ 84脚双列直插式封装）
124pin
125pin
40pin
41pin
单3.3V ± 0.3V电源
时钟频率为100MHz
充分参考时钟同步运行上升
EDGE
通过BA0,1控制的4个银行工作（银行地址）
/ CAS延时： 2/3 （可编程）
突发长度 - 1/2/ 4/8 /全页（可编程）
突发类型 - 顺序/交错（可编程）
列存取 - 随机
自动预充电/所有银行预充电用A10的控制
自动刷新和自刷新
4096刷新周期/ 64ms的
LVTTL接口
分立IC和模块的设计符合
PC100规格。
（模块规格， 1.0版和
SPD 1.2A （ -7 ， -8 ） SPD1.0 （ -10 ） ）
168pin
84pin
应用
PC主内存
MIT-DS-0283-0.0
三菱
电
( 1 / 55 )
9 /十二月/ 1998
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S72PHC -7，-8 ，-10
603979776 - BIT （ 8388608 - WORD 72位） SynchronousDRAM
PIN号
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
引脚名称
VSS
DQ32
DQ33
DQ34
DQ35
VDD
DQ36
DQ37
DQ38
DQ39
DQ40
VSS
DQ41
DQ42
DQ43
DQ44
DQ45
VDD
DQ46
DQ47
CB4
CB5
VSS
NC
NC
VDD
/ CAS
DQMB4
DQMB5
NC
/ RAS
VSS
A1
A3
A5
A7
A9
BA0
A11
VDD
CK1
NC
PIN号
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
引脚名称
VSS
CKE0
NC
DQMB6
DQMB7
NC
VDD
NC
NC
CB6
CB7
VSS
DQ48
DQ49
DQ50
DQ51
VDD
DQ52
NC
NC
NC
VSS
DQ53
DQ54
DQ55
VSS
DQ56
DQ57
DQ58
DQ59
VDD
DQ60
DQ61
DQ62
DQ63
VSS
CK3
NC
SA0
SA1
SA2
VDD
VSS
NC
/S2
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
引脚名称
VSS
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
VDD
DQ14
DQ15
CB0
CB1
VSS
NC
NC
VDD
/WE0
DQMB0
DQMB1
/S0
NC
VSS
A0
A2
A4
A6
A8
A10
BA1
VDD
VDD
CK0
PIN号
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
引脚名称
DQMB2
DQMB3
NC
VDD
NC
NC
CB2
CB3
VSS
DQ16
DQ17
DQ18
DQ19
VDD
DQ20
NC
NC
NC
VSS
DQ21
DQ22
DQ23
VSS
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
VSS
CK2
NC
WP
SDA
SCL
VDD
NC =无连接
MIT-DS-0283-0.0
三菱
电
( 2 / 55 )
9 /十二月/ 1998
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S72PHC -7，-8 ，-10
603979776 - BIT （ 8388608 - WORD 72位） SynchronousDRAM
/S2
框图
/S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQMB5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQMB1
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQML
CS
DQ0~DQ7
DQMU
D0
DQ8~DQ15
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQMB7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQML
CS
I/O0
DQ0~DQ7
I/O1
I/O2
I/O3
I/O4
D3
I/O5
DQMU
I/O6
I/O7
DQ8~DQ15
DQML
CS
DQML
CS
DQ0~DQ7
DQ0~DQ7
D2
D4
DQMU
DQMU
D1
DQ8~DQ15
DQ8~DQ15
DQML
CS
DQ0~DQ7
D2
DQMU
D2
CK0
DQ8~DQ15
CK2
CK1
/ RAS
/ CAS
/ WE
BA0 ， BA1 ， A<11 ： 0>
VCC
CK,DQ=10
3SDRAMs+10pF
2SDRAMs+15pF
CK3
10pF
10pF
D0 - D4
D0 - D4
D0 - D4
D0 - D4
D0 - D4
D0 - D4
CKE0
串行PD
SCL
WP
47K
A0 A1 A2
SA0 SA1 SA2
D0 - D4
SDA
VSS
MIT-DS-0283-0.0
三菱
电
( 3 / 55 )
9 /十二月/ 1998
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S72PHC -7，-8 ，-10
603979776 - BIT （ 8388608 - WORD 72位） SynchronousDRAM
串行存在检测表一
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
函数来描述
定义写入字节数为串行内存模块MFGR
总字节数SPD内存设备的
基本内存类型
在本届大会＃行地址
在本届大会＃列地址
在本次大会＃模块银行
本次大会的数据宽度...
...数据宽度延续
本届大会的电压接口标准
CYCLETIME SDRAM的最大支持CAS延迟（ CL ） 。
-7,-8,-10
-7,-8
-10
SPD enrty数据
128
256字节
SDRAM
A0-A11
A0-A8
1BANK
x72
0
LVTTL
10ns
6ns
8ns
ECC
SPD数据（十六进制）
80
08
04
0C
09
01
48
00
01
A0
60
80
02
80
10
10
01
8F
04
06
01
01
00
0E
A0
D0
F0
60
70
80
00
00
14
1E
14
14
1E
32
3C
周期时间CL = 3
从SDRAM的时钟访问
TAC的CL = 3
DIMM配置类型（无奇偶校验，奇偶校验， ECC ）
刷新率/类型
SDRAM的宽度，主要DRAM
错误检查SDRAM的数据宽度
最小时钟延迟，背靠背随机列地址
自刷新（ 15.625uS ）
x16
x16
1
1/2/ 4/8 /全页
4bank
2/3
0
0
非缓冲的，非注册
全部预充电，自动预充电
-7
-8
-10
突发长度支持
每个SDRAM器件＃银行
CAS ＃延迟
CS ＃延迟
写入延迟
SDRAM模块属性
SDRAM的设备属性：一般
SDRAM的周期时间（第二最高的CAS延迟）
周期时间CL = 2
10ns
13ns
15ns
6ns
7ns
8ns
不适用
不适用
20ns
30ns
20ns
20ns
30ns
50ns
60ns
24
SDRAM访问形式的时钟（第二最高的CAS延迟）
-7
-8
-10
TAC的CL = 2
25
26
27
28
29
30
SDRAM的周期时间（最高3 CAS延迟）
SDRAM访问形式的时钟（最高3 CAS延迟）
预充电到Active最低
行有效至行主动敏。
RAS到CAS的延迟敏
至预充电敏
-7,-8
-10
-7,-8,-10
-7,-8
-10
-7,-8
-10
MIT-DS-0283-0.0
三菱
电
( 4 / 55 )
9 /十二月/ 1998
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S72PHC -7，-8 ，-10
603979776 - BIT （ 8388608 - WORD 72位） SynchronousDRAM
串行存在检测表二
31
32
33
模块每家银行的密度
命令和地址信号输入建立时间
命令和地址信号输入保持时间
-7,-8
-10
-7,-8
-10
64MByte
2ns
不适用
1ns
不适用
2ns
不适用
1ns
不适用
选项
-7,-8
-10
10
20
00
10
00
20
00
10
00
00
12
01
27
67
64
1CFFFFFFFFFFFFFF
01
02
03
04
4D48385337325048432D3720202020202020
4D48385337325048432D3820202020202020
4D48385337325048432D3130202020202020
34
35
36-61
62
63
数据信号输入建立时间
数据信号输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0-62
-7,-8
-10
-7,-8
-10
REV 1.2A
REV 1
检查总和-7
检查总和-8
检查总和为-10
64-71
72
生产每JEP - 108E JEDEC的ID代码
生产地点
三菱
三好，日本
田岛，日本
NC ， USA
德国
73-90
制造商零件编号
MH8S72PHC-7
MH8S72PHC-8
MH8S72PHC-10
PCB版本
年/星期代码
编号
选项
-7,-8
-10
91-92
93-94
95-98
99-125
126
127
修改代码
生产日期
装配序列号
生产的具体数据
Intetl规格频率
英特尔规范CAS ＃延迟支持
rrrr
YYWW
ssssssss
00
64
66
AF
AD
06
00
100MHz
66MHz
CL=2/3,AP,CK0,2
CL=3,AP,CK0,2
CL=2/3
开放
-7
-8
-10
128+
未使用的存储位置
MIT-DS-0283-0.0
三菱
电
( 5 / 55 )
9 /十二月/ 1998
QQ：2881677436 复制
