初步规格。
三菱的LSI
MH32V7245BST -5，-6
HYPER页模式2415919104 - BIT （ 33554432 - WORD 72 - BIT）动态RAM
描述
该MH32V7245BST为33554432字X 72位动态
RAM堆叠结构模块。这包括36
在TSOP行业标准的16M ×4动态RAM和
采用TSSOP两个业界标准的输入缓冲区。
TSOP的一个卡边缘双列直插式的层叠结构
软件包提供的任何应用程序需要高密度和
大批量的内存是必需的。
这是一个插座式存储器模块，适合于容易
交换或增加模块。
引脚配置
85pin
94pin
1pin
10pin
11pin
特点
型号名称
MH32V7245BST-5
MH32V7245BST-6
/ RAS
/ CAS地址/ OE
访问访问访问访问
时间
时间
时间
时间
周期
时间
动力
耗散
（ typ.W ）
（ max.ns ） （ max.ns ） （ max.ns ） （ max.ns ） （ min.ns ）
95pin
50
60
18
20
30
35
18
20
84
110
7.03
5.87
采用业界标准的16M ×4的RAM TSOP和行业
采用TSSOP标准输入缓冲区
168针（ 84针的双双列直插式封装）堆叠结构
单3.3V （ +/- 0.3V ）电源供电
低待机功耗。 。 。 。 。 。 。 。 。 。 64.9mW （最大）
低操作功耗
MH32V7245BST -5 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8.44W （最大）
MH32V7245BST -6 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.79W （最大）
所有的输入都是直接LVTTL兼容
所有输出三态和直供LVTTL兼容
包括：（ 0.22 uF的X 38 ）的去耦电容
4096刷新周期每64毫秒（ A0 - A11 ）
超页面mpde ，读 - 修改 - 写， / CAS前/ RAS刷新，
隐藏刷新功能
JEDEC标准引脚CONFIGRATION &缓冲PD引脚
缓冲输入除/ RAS和DQ
镀金触点垫
124pin
背面
125pin
40pin
正面
41pin
应用
计算机主存储器单元，微机存储器
168pin
84pin
PD&ID表
-5
-6
-7
PD1 PD2 PD3 PD4 PD5 PD6 PD7 PD8 ID0 ID1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
0
0
0
1
1
1
0
1
1
0
0
0
0
0
0
1 = NC ， 0 =开车到VOL
PD引脚。 。 。缓冲。当/ PDE低， PD信息可被读
ID引脚。 。 。非缓冲
1
麻省理工学院 - DS - 0218-0.0
三菱
电
13/JUL./1998
初步规格。
三菱的LSI
MH32V7245BST -5，-6
HYPER页模式2415919104 - BIT （ 33554432 - WORD 72 - BIT）动态RAM
引脚配置
PIN号
引脚名称
VSS
DQ0
DQ1
DQ2
DQ3
VCC
DQ4
DQ5
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
VCC
DQ14
DQ15
DQ16
DQ17
VSS
版权所有
版权所有
VCC
/WE0
/CAS0
版权所有
/RAS0
/OE0
VSS
A0
A2
A4
A6
A8
A10
版权所有
VCC
俄罗斯足协
俄罗斯足协
PIN号
引脚名称
VSS
/OE2
/RAS2
/CAS4
版权所有
/WE2
VCC
版权所有
版权所有
DQ18
DQ19
VSS
DQ20
DQ21
DQ22
DQ23
VCC
DQ24
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
DQ25
DQ26
DQ27
VSS
DQ28
DQ29
DQ30
DQ31
VCC
DQ32
DQ33
DQ34
DQ35
VSS
PD1
PD3
PD5
PD7
ID0
VCC
PIN号
引脚名称
VSS
DQ36
DQ37
DQ38
DQ39
VCC
DQ40
DQ41
DQ42
DQ43
DQ44
VSS
DQ45
DQ46
DQ47
DQ48
DQ49
VCC
DQ50
DQ51
DQ52
DQ53
VSS
版权所有
版权所有
VCC
俄罗斯足协
/CAS1
版权所有
/RAS1
俄罗斯足协
VSS
A1
A3
A5
A7
A9
A11
版权所有
VCC
俄罗斯足协
B0
PIN号
引脚名称
VSS
俄罗斯足协
/RAS3
/CAS5
版权所有
/ PDE
VCC
版权所有
版权所有
DQ54
DQ55
VSS
DQ56
DQ57
DQ58
DQ59
VCC
DQ60
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
DQ61
DQ62
DQ63
VSS
DQ64
DQ65
DQ66
DQ67
VCC
DQ68
DQ69
DQ70
DQ71
VSS
PD2
PD4
PD6
PD8
ID1
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
保留：保留使用
RFU ：保留供以后使用
2
麻省理工学院 - DS - 0218-0.0
三菱
电
13/JUL./1998
初步规格。
三菱的LSI
MH32V7245BST -5，-6
HYPER页模式2415919104 - BIT （ 33554432 - WORD 72 - BIT）动态RAM
框图
/RAS0
/CAS0
/RAS1
/CAS1
/WE0
/OE0
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/RAS2
/CAS4
/RAS3
/CAS5
/WE2
/OE2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ32
DQ33
DQ34
DQ35
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ64
DQ65
DQ66
DQ67
DQ68
DQ69
DQ70
DQ71
D0
D18
D9
D27
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D1
D19
D10
D28
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D2
D20
D11
D29
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D3
D21
D12
D30
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D4
D22
D13
D31
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D5
D23
D14
D32
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D6
D24
D15
D33
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D7
D25
D16
D34
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
/ OE / W
/ CAS
/ RAS
DQ1
~DQ4
/ OE
/W
/ CAS
/ RAS
DQ1
~DQ4
D8
D26
D17
D35
D： M5M465405BTP
A0
B0
A1 - A11
D0 - D8
D18 - D26
D9 - D17
D27 - D35
D0 - D35
VCC
VSS
堆叠单元
引脚名称
/ RAS
/ CAS
/ WE
/ OE
A，B
DQ
VCC
VSS
功能
行地址选通输入
列地址选通输入
写控制输入
输出使能输入
地址输入
数据I / O
电源
地
C
1
. - C
20
..
D0 - D35
&输入缓冲器
3
麻省理工学院 - DS - 0218-0.0
三菱
电
13/JUL./1998
初步规格。
三菱的LSI
MH32V7245BST -5，-6
HYPER页模式2415919104 - BIT （ 33554432 - WORD 72 - BIT）动态RAM
功能
该MH32V7245BST提供，除了正常的读，
写和读 - 修改 - 写操作，
一些其他的功能，例如，超级页面方式， / CAS
前/ RAS刷新，延迟写。输入条件
每个示于表1中。
表1输入条件为每个模式
输入
手术
/ RAS
读
写（早期写）
写（延迟写入）
读 - 修改 - 写
隐藏刷新
/ CAS前/ RAS刷新
待机
法案
法案
法案
法案
法案
法案
NAC
/ CAS
法案
法案
法案
法案
法案
法案
DNC
/W
NAC
法案
法案
法案
DNC
NAC
DNC
/ OE
法案
DNC
DNC
法案
法案
DNC
DNC
ROW
地址
APD
APD
APD
APD
DNC
DNC
DNC
COLUMN
地址
APD
APD
APD
APD
DNC
DNC
DNC
输入/输出
刷新
输入
OPN
VLD
VLD
VLD
OPN
DNC
DNC
产量
VLD
OPN
IVD
VLD
VLD
OPN
OPN
NO
NO
NO
NO
是的
是的
NO
超页模式
相同
备注
注： ACT ：激活， NAC ：非活动， DNC ：才不管， VLD ：有效， IVD ：无效， APD ：应用， OPN ：开
4
麻省理工学院 - DS - 0218-0.0
三菱
电
13/JUL./1998
初步规格。
三菱的LSI
MH32V7245BST -5，-6
HYPER页模式2415919104 - BIT （ 33554432 - WORD 72 - BIT）动态RAM
绝对最大额定值
符号
VCC
IO
Pd
TOPR
TSTG
参数
电源电压
输出电流
功耗
工作温度
储存温度
条件
相对于VSS
Ta=25°C
评级
-0.5~4.6
50
20
0~70
-40~100
单位
V
mA
W
°C
°C
推荐工作条件
符号
VCC
VSS
VIH
VIL
参数
电源电压
电源电压
高层次的输入电压时，所有的输入
低电平输入电压
民
3.0
0
2.0
-0.3
例（Ta = 070 ℃，除非另有说明） （注1）
范围
喃
3.3
0
最大
3.6
0
Vcc+0.3
单位
V
V
V
V
0.8
注1：所有的电压值是相对于VSS
电气特性
符号
VOH
VOL
IOZ
II
我本人（RAS）的
ICC1 （ AV ）
参数
高电平输出电压
低电平输出电压
关态输出电流
输入电流（除/ RAS ）
输入电流（ / RAS ）
平均供应
当前
从Vcc操作
（大= 0 70°C ， VCC = 3.3V ± 0.3V ， VSS = 0V ，除非另有说明） （注2 ）
测试条件
IOH=-2.0mA
IOL=2.0mA
Q浮动0V
0V
0V
VOUT
VCC
VIN
VIN
VCC + 0.3V ，其他输入引脚= 0V
VCC + 0.3V ，其他输入引脚= 0V
民
2.4
0
-20
-10
-90
范围
典型值
最大
VCC
0.4
20
10
90
2378
2198
56
38
1838
1658
2378
2198
单位
V
V
A
A
A
mA
第七
第七
-5
（注3,4,5）
-6
/ RAS ， / CAS自行车
的tRC = TWC =分钟。
输出开路
/ RAS = / CAS = VIH ，输出开路
/ RAS = / CAS的Vcc -0.2 ，输出开路
/ RAS = VIL ， / CAS骑自行车
TPC =分钟。
输出开路
IIV
/ CAS前/ RAS刷新循环
的tRC =分钟。
输出开路
VII VII
VII VII
ICC2
从Vcc电源电流，待机
平均电源电流
从Vcc
超页模式
mA
mA
-5
（注3,4,5）
ICC4(AV)
-6
-5
-6
ICC6(AV)
从VCC平均电源电流
/ CAS前/ RAS刷新
模式
mA
（注3,5）
注2：电流流入到一个集成电路是正的，输出是负的。
3 ： ICC1 （ AV ） ， ICC 3 （ AV ） ， ICC4 （ AV）和Icc6 （ AV）都依赖于周期率。最大电流的测量，以最快的循环速率。
4： ICC1 （AV）和ICC4 （AV）是依赖于输出负载。指定的值与输出开路获得。
5 ：在colmun地址的条件被改变一次或更少，而/ RAS = VIL和/ CAS = VIH
电容
符号
（大= 0 70°C ， VCC = 3.3V ± 0.3V ， VSS = 0V ，除非另有说明）
参数
测试条件
VI = VSS
f=1MHZ
Vi=25mVrms
民
范围
典型值
CI （ / RAS ）输入电容， / RAS输入
CI
输入电容，除了/ RAS输入
C（ DQ ）
输入/输出电容， DATA
最大
80
15
25
单位
pF
pF
pF
5
麻省理工学院 - DS - 0218-0.0
三菱
电
13/JUL./1998
QQ：2880707522 复制
